1.4.2. Асинхронные микросхемы динамической оперативной памяти

Рассмотренные ниже микросхемы относятся к т.н. асинхронным элементам памяти. Они имеют только информационные входы и «срабатывают» непосредственно после изменения входных сигналов. В контроллере памяти предусмотрено отдельное устройство для генерации управляющих сигналов. Продолжительность операций чтения / записи определяется технологией изготовления микросхемы, шириной шины данных, наличием буфера и др.

Внутри каждого типа операций устанавливаются параметры сигналов стробирования различных команд и необходимых задержек таким образом, чтобы сигнал любой команды обязательно прошел до завершения операции в целом. Следовательно, каждый цикл внутри операции имеет уникальную продолжительность, и никакая последующая операция не может быть начата до получения сигнала об окончании предыдущей. Это достигается наличием в контроллере асинхронной памяти делителя, вырабатывающего сигналы необходимой частоты для каждой операции внутри цикла.

С увеличением ширины шины данных взаимные помехи между проводниками приводят к сбоям сигналов, что еще более замедляет работу асинхронной памяти.

DRAM. Это – микросхемы динамической памяти, конструктивно представляющие собой организованные в матрицу полупроводниковые конденсаторы, каждый из которых хранит один бит информации. Адресация осуществляется при помощи сигналов: RAS, адрес строки, CAS и адрес столбца.

Для сохранения данных, записанных в такой микросхеме, необходима их периодическая регенерация. Цикл регенерации происходит при фиксации адреса столбца и циклическом изменении адреса строки. Сле­довательно, чем меньше строк в матрице, тем короче цикл регенерации. Поэтому были разработаны микросхемы с «неквадратной» матрицей.

Память типа DRAM, реализующая постраничный режим, носит название Fast Page Mode DRAM – FPM DRAM. В таких микросхемах сигнал CAS используют не только для адресации столбца, но и для установки времени считывания данных. Время доступа процессора к памяти, реализованной на таких микросхемах, сократилось на 40 % (~ 60 нс) по сравнению с DRAM.

Память с расширенным выводом данных (Extended Data Output – EDO DRAM) при той же структурной схеме позволяет одновременно считывать данные и задавать адрес следующих данных. Это достигается тем, что в отличие от FPM DRAM линии ввода / вывода остаются подключенными к системной шине до окончания ввода нового адреса и, соответственно, начала ввода следующего бита (в схемах FPM DRAM линии отключались, как только начиналось задание адреса следующего бита). Вместо сигнала CAS для указания конца операции чтения используется сигнал OE (Output Enable – строб вывода данных).

В процессе совершенствования технологии были разработаны микросхемы памяти: PM, FPM, EDO и SDRAM.

В процессе совершенствования технологии были разработаны микросхемы памяти: PM, FPM, EDO и SDRAM.

Память типа DRAM, реализующая постраничный режим, носит название Fast Page Mode DRAM – FPM DRAM. В таких микросхемах сигнал CAS используют не только для адресации столбца, но и для установки времени считывания данных. Время доступа процессора к памяти, реализованной на таких микросхемах, сократилось на 40 % (~ 60 нс) по сравнению с DRAM.

Память с расширенным выводом данных (Extended Data Output – EDO DRAM) при той же структурной схеме позволяет одновременно считывать данные и задавать адрес следующих данных. Это достигается тем, что в отличие от FPM DRAM линии ввода / вывода остаются подключенными к системной шине до окончания ввода нового адреса и, соответственно, начала ввода следующего бита (в схемах FPM DRAM линии отключались, как только начиналось задание адреса следующего бита). Вместо сигнала CAS для указания конца операции чтения используется сигнал OE (Output Enable – строб вывода данных).

Микросхемы BEDO DRAM (Burst – разорванный) – это разновидность микросхемы EDO DRAM. Отличие здесь заключается в добавке специального генератора номера столбца. После первого поступления на вход микросхемы адреса ячейки и сигналов RAS и CAS, для последующих 4-х столбцов сигнал CAS вырабатывается (генерируется) внутри микросхемы.

Микросхемы CDRAM (Cache – тайник) и EDRAM (Enhanced – увеличенный) содержат немного ячеек быстрой памяти, статической SRAM, имеющей время доступа 10 – 15 нс.

Для микросхем классической динамической памяти DRAM временная диаграмма показывает (рис.8.4), что после действия сигналов RAS и CAS последовательно выставляются адрес строки и адрес столбца для каждой ячейки памяти.

Для микросхемы FPM DRAM сигнал RAS удерживается на низком уровне (логический «0») после выставления адреса строки. Адрес последующего столбца выставляется лишь после прочтения бита из предыдущего столбца. Данные сохраняются на выходе, пока сигнал CAS не примет значение логической «1» (высокий уровень).

Для микросхемы EDO DRAM сигнал RAS также удерживается на низком уровне после выставления адреса строки, но длительность сигнала CAS меньше чем у FPM DRAM. Адрес последующего столбца выставляется до прочтения бита из предыдущего столбца. Данные сохраняются на выходе при высоком уровне сигнала CAS.

Микросхемы EDO и BEDO в современных компьютерах обычно не используют.