Раздел 3 Алгебра логики и теоретические основы синтеза цифровых устройств

Тема 3.1 Элементы математической логики

Аппарат алгебры логики как логическая основа ЭВМ. Логические элементы И, ИЛИ, НЕ. Логические функции и формы их представления.

Основные законы и соотношения алгебры логики. Синтез комбинационных логических схем.

Литература [7, стр.38-45],

Тема 3.2 Формы логических функций и их использование для синтеза логических схем

Способы описания функций алгебры логики: словесное описание, в виде таблиц истинности, в виде алгебраического выражения.

Элементарная конъюнкция, дизъюнкция. Ранг логической функции. Минтерм. Макстерм. Канонические формы логической функции: конъюнктивная нормальная форма (КНФ), дизъюнктивная нормальная форма (ДНФ), совершенная конъюнктивная нормальная форма (СКНФ), совершенная дизъюнктивная нормальная форма (СДНФ).

Литература [7, стр.53-56]

Тема 3.3 Логические элементы и схемы. Классификация логических устройств

Классификация элементов ЭВМ (логические, запоминающие, вспомогательные элементы). Цифровые элементы И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ. Основные технические характеристики элементов ЭВМ.

Литература [8, стр.46-52]

Тема 3.4 Методы минимизации логических функций

Минимизация исходной логической функции, заданной в виде CДHФ (СКНФ).

Построение карт Карно-Вейча, их использование для минимизации сложных логических функций от двух, трех и четырех переменных.

Минимизация функций алгебры логики методом Квайна и Мак-Клacки. Алгоритм поиска минимальной ДНФ.

Литература [7, стр.45-80]

РАЗДЕЛ 4 Элементы и узлы ЭВМ

Тема 4.1 Триггеры

Определение и назначение триггеров. Классификация триггеров. Триггеры типов RS, JK, D и T. Таблицы переходов и логические уравнения.

Литература [8, стр.124-142], [12, стр.149-162]

Тема 4.2 Регистры. Счетчики

Регистры. Регистры приема и хранения, сдвигающие регистры. Универсальные регистры.

Счетчики, принцип работы, схемы суммирующих и вычитающих счетчиков.

Литература [1, стр.119-141], [12, стр.194-208]

Тема 4.3 Дешифраторы и шифраторы

Назначение шифраторов и дешифраторов. Их виды. Схемы реализации этих узлов и их УГО.

Литература [1, стр.141-151]

Тема 4.4 Мультиплексоры и демультиплексоры

Назначение мультиплексоров и демультиплексоров. Схемы реализации этих узлов и их УГО.

Литература [1, стр.151-157], [12, стр.88-91]

Тема 4.5 Компараторы, сумматоры

Назначение и устройства компаратора. Схема реализации. УГО.

Назначение одноразрядного сумматора и полусумматора. Последовательные и параллельные сумматоры. Принципы их функционирования

Литература [1, стр.157-166, 173-190], [12, стр.114-122]

Раздел 5 Организация устройств ЭВМ

Тема 5.1 Устройство управления

Модель устройства управления микропроцессора. Упрощенная функциональная схема устройства микропрограммного управления. Алгоритм функционирования микропроцессора в течение рабочего цикла выполнения команды.

Литература [13, стр.293-300]

Тема 5.2 Арифметико-логическое устройство

Назначение и функции АЛУ. Основные технические характеристики АЛУ. Классификация АЛУ. Обобщенная структурная схема АЛУ.

Литература [1, стр.254-258]

РАЗДЕЛ 6 Архитектура микропроцессорных систем

Тема 6.1 Общие принципы построения микропроцессорных систем

Основы микропроцессорной техники. Базовые определения и принципы организации микропроцессорных систем. Шинная структура связей. Режимы работы микропроцессорной системы. Архитектура микропроцессорных систем. Типы микропроцессорных систем.

Литература [2, стр.3-10]

Тема 6.2 Организация обмена информацией в микропроцессорных системах

Шины микропроцессорной системы. Циклы обмена информацией. Циклы программного обмена. Циклы обмена по прерываниям. Циклы обмена в режиме прямого доступа к памяти. Прохождение сигналов по магистрали.

Функции устройств магистрали. Функции процессора. Функции памяти. Функции устройств ввода / вывода.

Литература [13, стр.155-160]

Тема 6.3 Архитектура микропроцессора и микропроцессорных систем

Архитектура микропроцессора. Основные функциональные блоки внутренней структуры микропроцессора. Структурная схема однокристального микропроцессора. Основной цикл работы микропроцессора.

Литература [2, стр.10-14]

РАЗДЕЛ 7 Универсальные микропроцессоры

Тема 7.1 Организация и программная модель однокристальных 16-разрядных микропроцессоров

Стандартная архитектура 16-разрядного микропроцессора. Программная модель микропроцессора. Программно-доступные регистры микропроцессора: РОН, сегментные регистры, регистр адреса команд, регистр флагов. Организация памяти. Средства управления памятью. Преобразование логических адресов в физические.

Литература [1, стр.368-376]

Тема 7.2 Система команд микропроцессора, форматы команд, классификация команд, способы адресации

Система команд микропроцессора, классификация команд. Формат команды микропроцессора, назначение полей в формате команды. Способы (режимы) адресации операндов: непосредственная, прямая, регистровая, косвенная, базовая, индексная, базово-индексная адресация. Примеры использования данных режимов адресации.

Литература [2, стр.81-117]

Тема 7.3. Система прерываний

Понятие прерывания. Типы прерываний и особых ситуаций. Механизм обработки прерываний. Вектор прерывания. Таблица векторов прерываний. Функционирование контроллера прерываний. Приоритеты прерываний и особых ситуаций.

Литература [5, стр.168-175]

Тема 7.4. Архитектура 32-разрядных микропроцессоров

Регистровая структура 32-разрядного микропроцессора. РОН. Сегментные регистры. Системные регистры. Отличительные особенности архитектуры 32-разрядных микропроцессоров. Режимы работы микропроцессора (реальный, защищенный, виртуальный). Типы данных 32-разрядных микропроцессоров. Система команд, форматы команд и способы адресации 32-разряд-ных микропроцессоров.

Литература [1, стр.378-395]

Тема 7.5. Режимы работы микропроцессора

Работа микропроцессора в реальном режиме. Переключение режимов работы микропроцессора. Управление памятью в ре­альном режиме. Формирования физического адреса в реальном режиме работы микропроцессора.

Работа микропроцессора в защищенном режиме. Основные понятия защищенного режима: селектор, дескриптор сегмента, таблицы дескрипторов, страница, виртуальный адрес. Управле­ние памятью в защищенном режиме.

Особенности виртуального режима работы микропроцессора. Пространство виртуальных адресов.

Литература [13,стр.263-271]