2.5 Составление полной спецификации устройства

Опишем в таблице 1 все линии и сигналы, полученные в процессе разработки конвертера. Пусть активным для каждого сигнала является его высокий (единичный ) уровень.

Таблица 1 - Сигналы конвертера

Имя сигнала	Назначение сигнала
Y1	Сигнал управления из УЧ на выполнение МО чтения из регистра А на вход дешифратора
Y2	Сигнал для обработки дешифратором поступившего входного сигнала
Y3	Сигнал для обработки шифратором поступившего входного сигнала с выхода дешифратора
Y4	Сигнал управления из УЧ на выполнение МО записи в регистр В выходного сигнала шифратора

Структура конвертера на микропрограммном уровне управления приведена на рисунке 5.

Рисунок 5 - Структура конвертера на микропрограммном уровне управления

2.6 Разработка фрагмента функциональной схемы конвертера

Фрагмент схемы конвертера дан на рисунке 6. Всего в МПР 4 МО, как следует из рисунка 4. Значит, счетчик тактов должен считать до 4-х. По разрешающему сигналу стробирования на вход дешифратора записывается исходный код из регистра А, далее, на следующем такте, с выхода дешифратора данные записываются на вход шифратора. На следующем такте данные с выхода шифратора выставляются на выходную шину данных. В конце, на последнем такте, данные с выходной шины шифратора записываются в регистр В.

Рисунок 6 – фрагмент схемы конвертера

2.7 Контрольный пример

Для контрольного примера возьмем данные из п. 2.1:

Y1: из регистра А на входную шину подается число 75₈

Y2: на выходе дешифратора логическая «1» появляется на выходах 7 и 12

Y3: исходя из поступивших значений на входы шифраторов CD1 и CD2 на их выходах получаются значения 111 и 101

Y4: с выходной шины в регистр В записывается число 111 101₂

2.8 Временная диаграмма работы конвертера

На рисунке 7 приведен фрагмент временной диаграммы работы конвертера с блокаY1 до блока Y4. Закрашенные интервалы времени соответствуют логическим 1.

Рисунок 7 – фрагмент временной диаграммы

Заключение

Задача курсовой работы - разработка на структурно - алгоритмическом уровне устройства конвертирования чисел из двухразрядного восьмеричного числа в двоичное.

Поставленная задача выполнена. В ходе курсовой работы была изучена специальная литература, разработана структура ОЧ и УЧ устройства, алгоритм их работы, спецификация сигналов, фрагменты функциональных схем ОЧ и УЧ, контрольный числовой пример и временная диаграмма работы устройства.

Список использованных источников

1. Мышляева И.М., «Цифровая схемотехника». – М.:2006 г.

2. Новиков Ю.В., «Основы цифровой схемотехники». – М.:2001 г.

3. Угрюмов Е.П., «Цифровая схемотехника». – СПб.:2000 г.

4. Щемелева Т.К., МУ к выполнению курсовой работы по дисциплине «Микропроцессорные системы». - Пермь: 2006 г.