1.2 Представление чисел в эвм
Вся информация в ЭВМ представляется, хранится и передаётся в двоичной системе счисления (цифровом коде). Наименьшей единицей информации ЭВМ является бит. Один двоичный разряд (0 или 1) несет информацию размером 1 бит.
Система счисления – это совокупность приемов и правил изображения чисел цифровыми знаками.
Позиционная с.с. – это система, в которой значение символа зависит от его позиции в ряду цифр, изображающих число.
Позиционные с.с. более удобны для вычислительных операций, поэтому они получили более широкое распространение. В двоичной с.с. используются два символа 0 и 1, в восьмеричной – восемь символов от 0 до 7. Числа в таких с.с. представляют последовательность ряда цифр, разделенных на две группы: группу рвзрядов, изображающих целую часть числа, и группу разрядов, изображающую дробную часть числа.
Правило перевода числа из восьмеричной с.с. в двоичную: восьмеричное число записывается в виде трехразрядного двоичного числа (триады).[1; стр. 5,12]
2 Разработка устройства
2.1 Спецификация устройства на уровне «черного ящика
В задании сказано, что устройство предназначено для конвертирования двухразрядного восьмеричного числа, поэтому на входе должен быть двухразрядный вход А и шестиразрядный выход В (рисунок 1).
Рисунок 1 – система выводов конвертера
Принцип конвертирования на примере двухразрядного восьмеричного числа: 758 = 111 1012.
Переведем исходные данные в десятичную систему счисления и выполним сравнение входных и выходных данных:
758= 7*81 + 5*80 = 56 + 5 = 6110
111 1012 = 1*25 + 1*24 + 1*23 + 1*22 + 1*20 = 32+16+8+4+1 = 6110
Таким образом, входное значение, переведенное в десятичную с.с. совпадает с выходным значением, переведенным в ту же с.с.
2.2 Представление «черного ящика» в виде операционной и управляющей частей
Упрощенно разрабатываемое устройство можно представить схемой рисунка 2. После этого можно разрабатывать структуру ОЧ.
Рисунок 2 – разбиение схемы конвертера на УЧ и ОЧ
2.3 Разработка структуры оч конвертера
Практический интерес представляет совместное включение дешифратора и шифратора и построение на их основе схемы преобразователя одного кода на входе в заданный код на выходе. В связи с этим, пусть исходное число размещается в регистре А. На вход дешифратора, по сигналу ГТИ, из регистра А поступает исходный код. Дешифратор преобразует входной восьмеричный код в номер выходного сигнала, при этом на выходе возбуждается одна и только одна из выходных цепей. [3; стр. 46] Сигнал с выхода дешифратора поступает на вход шифратора, который преобразует номер входного сигнала в выходной двоичный код. [2; стр. 95] Результат операции записывается с выхода шифратора в регистр В. Упрощенная структура ОЧ приведена на рисунке 3.
Регистр А
4
Дешифратор
8
8
Шифратор
Шифратор
3
3
Регистр В
Рисунок 3 - упрощенная структура ОЧ конвертера
2.4 Разработка схемы алгоритма работы конвертера и его микропрограммы
Схема алгоритма конвертирования чисел из восьмеричной с.с. в двоичную на уровне МО приведена на рисунке 4.
Отметим логические блоки символами Yi, и перейдем к МПР конвертирования. Логических блоков получилось 4. Т.е. для ОЧ потребуется 4 сигнала управления из УЧ.
считывание из регистра А
Y1
обработка дешифратором
обработка шифратором
Y2
Y3
запись в регистр В
Y4
Рисунок 4 - схема алгоритма работы конвертера