Выводы.
Проведен обзор существующих методов автоматизации проектирования аналоговых микросхем.
Рассмотрены параметризованные аналоговые ячейки (Pcell’s).
Рассмотрены аналоговые ячейки второго уровня и их применение.
Определена специфика физического проектирования.
Рассмотрены основные правила проектирования согласованных элементов.
Рассмотрены методы защиты от включения паразитного тиристора в КМОП-технологии.
Рассмотрен язык SKILL, как наиболее приспособленный для проектирования параметризованных ячеек в среде Cadence.
Сформулирована основная задача магистерской диссертации.
Постановка задачи.
Таким образом, в результате настоящего литературного обзора можно сформулировать основную задачу магистерской диссертации: разработать и всесторонне исследовать на этапе проектирования параметризованные аналоговые ячейки второго уровня. Учесть все правила проектирования и возможные негативные факторы. Провести оптимизацию программного кода ячеек. Применить полученные элементы в составе СФ - блоков. На основе проведенного исследования разработать методику проектирования параметризованных аналоговых ячеек второго уровня.
Глава 2. Исследование и разработка оптимальных параметризованных элементов второго уровня под выбранный класс задач.
Введение.
Разработка библиотеки параметризованных аналоговых элементов состоит из двух этапов:
1 – создание параметризованных элементарных ячеек, таких как транзисторы, резисторы, конденсаторы и т.д.
2 – создание параметризованных ячеек второго уровня, таких как аналоговые ключи, матрицы согласованных конденсаторов, токовые зеркала, дифференциальные пары, резистивные матрицы и другие.
При более грубом проектировании первый этап можно упустить, создавая примитивные элементы в каждой ячейке заново, т.е. послойно. Но это нецелесообразно, так как для этого требуется дополнительное время. А нашей задачей является его сокращение.
На каждом этапе пишется код на языке SKILL, который создает топологию элемента.
Проектирование топологии ИС включает в себя:
- правила проектирования топологии, включающие особенности каждого элемента;
- методы защиты от паразитных структур, возникающих при проектировании топологии;
- выбор оптимальной топологической конструкции, удовлетворяющей выбранной задаче;
- верификацию готовой топологии.
Построение элементарных параметризованных ячеек.
Создание элементарных параметризованных ячеек будем рассматривать на примере p-канального МОП - транзистора, как одного из наиболее употребляемых элементов в аналоговой схемотехнике.
Распространённой конструкцией МОП-транзистора, используемой более 10 лет в полупроводниковой промышленности, является LDD (Lightly Doped Drain) структура (Рис.2.1).
Рисунок 2.1. LDD - структура МОП – транзистора.
Её особенностью является наличие мелких слаболегированных областей, которые удлиняют области истока и стока в сторону канала. Полученное таким способом снижение напряжённости электрического поля в канале на границе со стоком уменьшает энергию горячих электронов, которые вызывают долговременную деградацию параметров транзистора. Слаболегированные LDD-области также повышают напряжение прокола, инжекционного и лавинного пробоя транзистора, уменьшают эффект модуляции длины канала.
Эта конструкция выбрана за основу для создания параметризованного транзистора.