
- •Оглавление
- •6.1. Общие сведения
- •6.2. Основные характеристики и параметры логических элементов
- •6.3. Схемотехника базовых логических элементов
- •6.3.1. Диодно-транзисторная логика
- •6.3.2. Транзисторно-транзисторная логика
- •6.3.3. Ттл с диодами Шоттки
- •6.3.4. Эмиттерно-связанная логика
- •6.3.5. Интегральная инжекционная логика
- •6.3.6. Базовые лэ на униполярных транзисторах
- •6.3.7. Сравнение основных параметров лэ
- •3. Построении схем на разнотипных логических элементах. Согласование может быть осуществлено тремя способами:
- •1. Осуществить классификацию предлагаемой в заданном варианте схемы триггера по следующим классификационным признакам:
- •16.3. Сложные плис
- •16.4. Методы и средства автоматизированного проектирования на основе плис
- •Интегральная цифровая схемотехника
6.3.1. Диодно-транзисторная логика
Принципиальная схема базового логического элемента И-НЕ типа ДТЛ и его УГО приведены на рис. 6.11.
|
Элемент может быть разбит на две последовательно включенные функциональные части. Входные величины подаются на часть, представляющую собой диодный логический элемент И. Вторая часть элемента, выполненная на транзисторе, представляет собой простой |
Рис. 6.11. Элемент И-НЕ типа ДТЛ |
инвертор, реализующий операцию НЕ.
Таким образом, в элементе последовательно выполняются логические операции И и НЕ и, следовательно, в целом он реализует логическую операцию И-НЕ.
Пусть
сигналы на входы логического элемента
подаются с выходов аналогичных элементов.
Примем напряжение логической 1 равным
2,6В,
напряжение логического 0 равным 0,6В,
напряжение на открытых диодах и напряжение
насыщенного транзистора равным 0,8В.
При подаче на оба входа напряжения 2,6В
(логическая 1) диоды VD1
и VD2
закрываются, ток от источника питания
Епит
через резистор R1
и диоды VD3
и VD4
проходит в базу транзистора, устанавливая
его в режим насыщения. На выходе элемента
образуется напряжение низкого уровня
0,6В
(логический 0). Напряжение в точке С
равно сумме напряжения на диодах VD3,
VD4
и напряжения
,
т.е. 2,4В.
Таким образом, диоды VD1
и VD2
оказываются под обратным напряжением
0,2В.
Если хотя бы на один из входов подается
напряжение низкого уровня, например
Uвх1=
0,6В
(логический 0), то ток от источника питания
Епит
замыкается через резистор R1,
открытый входной диод VD1
и источник входного сигнала. При этом
напряжение в точке С
равно 0,8В+0,6В=1,4В.
При таком напряжении транзистор
оказывается закрытым благодаря смещению,
обеспечиваемому диодами VD3
и VD4,
которые называются смещающими. Ток от
источника Епит,
протекая через резистор R1,
диоды VD3,
VD4
и резистор R2,
создает на смещающих диодах напряжение,
близкое к напряжению в точке С.
Напряжение
положительно, но значительно меньше
0,6В,
и транзистор закрыт (на выходе логическая
1).
Существенным недостатком рассмотренной схемы является зависимость уровня логической 1 на выходе от величины нагрузки. Этот недостаток устраняется при использовании вместо простого инвертора сложного инвертора, схема которого приведена на рис. 6.12.
|
Типовые
параметры выпускаемых промышленностью
серий логических элементов типа ДТЛ,
среди которых можно назвать К109, К111,
К156, К194, К511, имеют следующие значения:
допустимый уровень статической помехи
0,7В;
коэффициент объединения по входам до
6; коэффициент разветвления по выходу
до 8; время
задержки распространения
|
Рис. 6.12. Сложный инвертор |
частота до 20МГц; потребляемая мощность 50…130 мВт.
К недостаткам микросхем логических элементов типа ДТЛ можно отнести:
- поскольку в интегральном исполнении диоды реализуются в виде транзисторных структур, то это требует использования большой площади кристалла микросхемы;
- относительно низкое быстродействие, объясняемое использованием диодов, являющихся пассивными элементами.
Точка А схемы (рис. 6.11), будучи выведенной на внешний вывод микросхемы, может быть использована для подключения расширителя по ИЛИ, используемого при необходимости увеличения количества логических входов элемента. Схема расширителя по ИЛИ представляет собой входную логическую схему И. Расширитель с тремя входами и его УГО приведены на рис. 6.13. Способ подключения расширителя DD2 к логическому элементу DD1 показан на рис. 6.14, а УГО полученной схемы приведено на рис. 6.15.
|
|
|
Рис. 6.13. Расширитель по ИЛИ |
Рис. 6.14. Способ подключения |
Рис. 6.15. УГО схемы |