2.15. Направления развития современных архитектур процессоров
Архитектуры:
- Суперскалярная (одноядерная, однопотоковая, распределение команд осуществляется компилятором для параллельной работы на множественных операционных устройствах ядра, гранулярность на уровне операций (команд)).
- Мультискалярная – одноядерная многопотоковая, многонитевая, мультитредовая, имеет место автоматическое создание потоков команд для параллельной обработки на операционных устройствах ядра.
- VLIW – архитектура: при работе на уровне распараллеливания команд анализируется окно команд; с помощью компилятора формируется длинное командное слово, содержащее столько полей, сколько имеется АЛУ, что позволяет усовершенствовать процесс управления и загрузки множественными АЛУ, упростить устройство управления, реализовать анализ последовательности команд (обычно анализ реализуют аппаратно).
Суперскалярная основа, гранулярность – на уровне операций (команд).
- Мультипроцессорная (многопроцессорная) – параллелизм на уровне выполнения задач (гранулярность – задача, часть программы). Нужны априорные знания о программе. Вопросы распараллеливания решаются компилятором и программистом. Возможно построение на основе суперскалярных многоядерных процессоров.
- Многоядерная – ядра обычно на основе суперскалярной архитектуры, многопотоковые, гранулярность на уровне операций (команд), формирование потоков компилятором.
2.16. Суперскалярные вычислительные системы
Упрощенная структура суперскалярной архитектуры микропроцуессора.
УОПТ, УОФТ – устройства обработки с плавающей или фиксированной точкой (АЛУ).
Особенности архитектуры: в буфере упорядочивания команд выделяется окно из последовательности команд, из этого окна выбираются команды, данные для которых готовы; эти команды анализируются, на каком из устройств могут быть реализованы (множество АЛУ с плавающей точкой или с фиксированной точкой), по мере освобождения подходящих устройств эти команды направляются для исполнения на эти устройства.
Присутствует элемент нарушения принципа неймановской архитектуры: последовательность выполнения команд определяется готовностью данных для их исполнения.
Каждое АЛУ работает на основе конвейерного принципа. Иногда добавляются блоки векторной обработки. Распараллеливание осуществляется на уровне команд.
2.17. Микропроцессор Pentium 4.
ALU - блоки целочисленной обработки (ОУ);
БРЗ - блоки регистров для целочисленных операндов;
БФА – блок формирования адреса операндов (один для выборки, другой для записи операндов);
FPU –устройство обработки с плавающей точкой;
MMX – SIMD-обработка целочисленных операндов; 8, 16, 32-х разрядные операнды на базе 128-разрядного регистра;
SEE – пакетные 128-битные SIMD-операции с плавающей точкой и перестройкой разрядности;
SEE2 – комбинирование MMXи SЕE.
Особенности:
- Гарвардская структура с разделением потоков команд и данных.
- Суперскалярная архитектура, обеспечивающая параллельное выполнение нескольких команд в параллельно работающих исполнительных устройствах.
- Динамическое изменение последовательности команд по готовности данных.
- Конвейерное исполнение команд и операций на функциональных операционных устройствах.
- Предсказание направления ветвления.
Во входном окне – 126 CISC команд (на ЯВУ). Дешифратор команд формирует последовательность микрокоманд на основании поступивших команд из программ на ЯВУ. В кэш-памяти микропрограмм может размещаться до 12000 микрокоманд для 126 команд CISC. Микрокоманды (для 40-ка CISC-команд) размещаются в очереди микрокоманд. Эти микрокоманды направляются на исполнительные устройства по мере готовности данных и наличия свободных ОУ, пригодных для реализации данных микрокоманд. Эти функции реализует блок распределения микрокоманд. В ОУ реализуется параллельное выполнение микрокоманд на основе конвейерного принцмпа.
Число ступеней конвейера достигает 20, т.е. в одном конвейере может находиться до 20-ти микрокоманд.
В основе построения операционных устройств ядра – RISC-архитектура.
42 млн. транзисторов н7а кристалле.
Архитектура микропроцессора в целом : CISK+RISK.