3. Тапсырысты үис-ларды және кристалдағы жүйелерді жобалау бағыты (маршруты).

Жобалау бағытын (маршрутын) таңдау

Кристалдағы жүйелер – бұл дайын күрделіфункционалдық блоктар негізіндегі тапсырысты микросұлбаларды өңдеу әдістемесі. Барлық тапсырысты сұлбалар бұл әдістемеге сәйкес өңделе бермейді. Элементтердің біршама аз ғана саны бар (бір миллионға дейін) немесе электрлік және эксплуатациондық параметрлерге шекті талаптары бар өнімдерді өңдеушілердің бір ұжымымен дәстүрлі бағыт (маршрут) бойынша өңдеген жөн. Дәстүрлі тапсырысты ҮИС үшін өңделген күрделіфункционалды блоктар СНК жобалауында қайта қолданылуы мүмкін.

Субмикронды КМОП-технология заманауи СНК-ның өндірістік негізі болып табылады. СНК-дағы шапшаң қозғалыс, әдетте, синхрогенераторлар және ақпараттың енгізу-шығару блоктары (радиожиіліктік блоктар және сымды байланыс интерфейстері) үшін қажет. Техүрдіс мүмкіндігінің бастапқы бағасын аяқталған өңдеулер нәтижесінің негізінде жасауға болады. Элементтердің 0,25 мкм ең аз өлшемі бар техүрдіс 600 МГц-ке дейін такттік жиілігі бар сандық блоктарды және жиілікті 1200 МГц –ке дейін өңдеу үшін аналогтық радиоблоктарды жүзеге асыруға мүмкіндік береді. Элементтердің ең кіші өлшемдеріне ауысу, сәйкесінше, жұмыстық жиіліктерді жоғарылатуға мүмкіндік береді:

• 0,18 мкм – 1,2 ГГц – такттік жиілік және 2,5 ГГц – радиосигнал жиілігі;

• 0,13 мкм – 2,5 ГГц – такттік жиілік және 5 ГГц – радиосигнал жиілігі;

• 0,09 мкм – 5ГГц – такттік жиілік және 10ГГц – радиосигнал жиілігі.

Кристалдағы жүйелердің қажетті техникалық көрсеткіштері әр түрлі факторлармен шектелуі мүмкін: жартылайөткізгішті технологиялардың мүмкіндіктерімен, корпустың құрылысымен, аппаратурадағы жылуды бұру шарттарымен және басқаларымен. Көпшілік жағдайда, бұл әрбір шектеуші факторларды қымбат техникалық шешімдерге ауысу жолымен өзгертуге болады. Мысалы, кристалдың физикалық құрылымының сындарлы (конструктивно)-технологиялық өлшемдерін кішірейту, көпкристалды модульдерді және корпустардың мәжбүрлемелі салқындауын пайдалану. Алайда, өнімнің өзіндік құны бірнеше есе өсуі мүмкін және өнімді бәсекеге қабілетті емес етуі мүмкін. Сондықтан, СНК-ның шекті параметрлері нақты сындарлы (конструктивно)-технологиялық және экономикалық шектеулер шегінде қарастырылады.

Мұндай жағдайда Техникалық тапсырмада орнатылған талаптар қолданылатын құралдармен орындалмауы мүмкін деген қауіп бар. Өңдеуге кететін ақша және уақыт нәтижесіз жұмсалатын болады. Болжаушы талдау техникалық тапсырманы және СНК жобасына арналған бастапқы спецификацияны дайындауда үлкен рөл атқарады. Болжаушы талдау бұрын өңделген өнімдер параметрлері бар ТЗ талаптарының сараптау салыстыруынан және өңделетін өнімнің параметрлер болжамының есебінен тұрады.

Жобалаудың дәстүрлі бағытында (маршрутында) барлық блоктар қайтадан өңделеді және нақты қолдану үшін оңтайландырылады. СНК бағытында (маршрутында) блоктар берілген жоба үшін олардың параметрлерінің оңтайландыруынсыз үйлесімділік қағидаты бойынша сұрыпталады.

Барлық СФ-блоктарды үш негізгі топқа бөлуге болады: бағдарламалық, параметрленетін және тіркелген. Бағдарламалық блоктар жоғары деңгейдегі тілде сипатталған және әрбір нақты жоба үшін үнемі түзетуді қажет етеді. Параметрленетін блоктар соңғы күйге келтіру үшін қолданылатын артық бөлімдерден тұрады. Параметрленетін блоктар мәнді емес түзетулерді қажет етеді, бірақ олар нақты қолдану үшін оңтайландырылмаған. Тіркелген СФ-блоктар нақты қолдану үшін оңтайландырылған және СНК-ның шекті парметрлерді қажет ететін бөлімдеріне ең жақсы түрде сәйкес келеді.

Құрама блоктарды өңдеудегі тәсілдемелердің айырмашылығына қарамастан, СНК жобалауының және дәстүрлі тапсырысты ҮИС-тің бағыттары (маршруттары) бірдей негізгі кезеңдерден тұрады.

Тапсырысты ҮИС-терді және кристалдағы жүйелерді жобалаудың негізгі кезеңдері

а) Дайындау кезеңі.

Жобамен жұмыс басталмастан және өңдеушілер ұжымы жасалмастан бұрын жұмыстың мақсатын дұрыс анықтау және оның ойдағыдай аяқталу мүмкіндігін дұрыс бағалау қажет.

Өкінішке орай, үнемі жобаның ойдағыдай аяқталуына және электрондық техниканың жаңа өнімінің өндірісін ойдағыдай меңгеруге бөгет болатын көптеген мәселелер болады. Бұл – бәсекелестердің іс-әрекеті, патенттік-құқықтық бөгеттер, қаржыландырудағы жетіспеушілік, нарық сыйымдылығын қате бағалау, өзіндік мүмкіндіктерді қайта бағалау. Микроэлектроника аймағындағы өңдеулердің жартысынан азырағы өндірісте игеріледі. Дұрыс жасалған жұмыстың мақсаты қажетті, бірақ жоба жетістігі үшін жеткілікті емес шарт болып табылады. Мақсаттарды және жобаларды басқару сұрақтары басқа тәртіптерге жатады: маркетингке және менеджментке, сондықтан толығымен қарастырылмайды. Жобаның технико-экономикалық дәлелдемесі, техникалық тапсырмалар және күнтізбелік жоспарлар өңдеудің барлық қатысушыларымен толығымен игерілуі керек, себебі үнемі мақсатты алмастыру азғырындысы (соблазн) болады. Яғни, орындаушылар жобадағы қажетті жұмыстарды емес, өздерінің білетіндерін және қолдан келетіндерін жасауға ұмтылады.

б) Жүйелік жобалау.

Жүйелік жобалау кез келген күрделіфункционалдық ҮИС-терді өңдеуде қажет. Бар дайындамаларды максималды қолдану және жобаның жеткіліксіз бөлімдерінің параллельді (қатар) өңдеуін жүргізу мүмкіндігі үшін жобаның СФ-блоктарға бөлгіленуі кристалдағы жүйе жағдайында берілген кезеңнің қосымша мақсаты болып табылады.

Берілген кезеңде жобаның бөлгіленуінен басқа төмендегілер орындалады:

• Орындалатын жүйелік үлгіні жоғары деңгейдегі (C++,SystemC) тілде құру және оңтайландыру.

• Функционалдық жобалау үшін жеткілікті жобаның бастапқы спецификациясын құру.

• Жобаның аппараттық және бағдарламалық бөлімдерге бөлінуі.

• Микросұлбаның негізгі физикалық параметрлерінің болжамы.

Блоктарға бөлгілену және жүйелік үлгіні өңдеу иерархиялық архитектуралық жоспарлар негізінде жүзеге асады. Жобаның орындалуы архитектуралық жоспарды өңдеуден басталады.

Жүйелік үлгі – бұл ҮИС функциясы сипаттамасынан артық. Жүйелік үлгі аппаратураның басқа элементтерімен немесе өлшеу объектілерімен өзара әрекеттестікті ескеруі қажет. Үлгіде әр түрлі электромеханикалық жетектер (приводтар), бірнеше бъектілермен басқару жүйесі, байланыс жүйесінің толтыру аймағы, оъектілер қозғалысының есебі және т.б. болуы мүмкін. Ең қолайлы шешімді таңдау техникалық тапсырма бойынша анықталған өлшемдер (критерийлер) негізінде үлгіні зерттеуді және модельдеу нәтижелерінің бағасын қажет етеді.

Жүйелік үлгі болған кезде жобаны аппараттық және бағдарламалық бөлімдерге бөлуге, сонымен қатар функционалды жобалау кезеңі үшін спецификацияны дайындауға болады. Жүйелік үлгі негізінде өңделетін микросұлбаның негізгі физикалық параметрлерін де бағалауға болады: шығыстардың саны, тұтынылатын қуат, кристалл аумағы. Бұл үшін болжам бағдарламалары бар. Болжам бағдарламалары аяқталған жобалар көрсеткіштеріне негізделген және игерілген технологиялар үшін 20%-ға дейін қателікті береді.

Кристалдағы типті жүйе сыртқы шина интерфейсінен, кіріктірме микропроцессордан, кристалдағы ОЕСҚ –нан (ОЗУ-дан) және ТЕСҚ-нан (ПЗУ-дан), АЦП, ЦАП немесе радиоблокты қоса функционалды модульдер ретінен және функционалды модульдерді байланыстыратын ішкі шинадан (On-Chip Bus, OCB) тұрады.

в) Жүйелік верификация (анықтау).

Жүйелік верификация (анықтау) бір мезгілде жүйелік жобалаумен бірге жүзеге асады және онымен бірге бірыңғай итерационды кезеңге байланысқан. Верификация (анықтау) кезінде архитектулар талдауы, жетпейтін СФ-блоктарды өңдеу мүмкіндігі және бар блоктардың сәйкестігі, қолданбаларды бағдарламарды өңдеу мүмкіндігі және оларға қойылатын талаптар жүргізіледі. Сонымен қатар, жобалау ортасының біртұтастылығын және САПР (ЖЖАЖ) модульдерінің үйлесімділігін тексеру, берілгендерді басқару құралдарының болуы және жобаның құжатталуы жүргізіледі. Бұл кезеңде Техникалық тапсырма талаптары бар негізгі техникалық параметрлердің болжам нәтижелерін салыстыру орындалады, өнімнің өзіндік құны бағаланады.

Жұмыс Дербес техникалық тапсырмалардың құрастыратын бағдарламалық және аппараттық бөлімдерге дайындығынан аяқталады. Кейін бұл бөліктермен жұмыс қатар жүргізіледі.

г) Функционалдық жобалау.

Кезеңнің негізгі мақсаттары – бұл орындалатын функционалдық үлгіні аппаратураны сипаттау тілінде (VHDL, Verilog) құру, сондай-ақ барлық блоктардың нақты спецификацияларын және жүйені толықтай дайындау.

Транзисторлар деңгейіндегі СНК-ның толық электрлік үлгісі, әдетте, спецификацияларды құруда қолданылмайды, өйткені ол үшін есептеу ресурстары жетіспейді.

Кезеңнің бірінші тапсырмасы – бүкіл жетіспейтін СФ-блоктарды өңдеу. Транзисторлар деңгейінде жобаланатын аналогтық блоктар үшін үлгіні аппаратураны сипаттау тілінде құру қажет. Үлгіні блоктың транзисторлық үлгісінде модельдеу нәтижелерінің негізінде автоматты жинақтайтын (синтездейтін) бағдарлама әлі жоқ. Бұл бағыттағы жұмыстар САПР (ЖЖАЖ) өңдеушілерімен жүргізіледі. Аналогтық модельдеу үшін бағдарламаны таңдауда мұқият болу керек, өйткені есептеулерде қателіктердің жинақталуы бар САПР-дың (ЖЖАЖ-нің) жұмыс тәртібі болуы мүмкін. Мысалы, Cadence фирмасындағы HSPICE ауыстырып-қосқыш конденсаторлары бар сұлбаларда үлкен қателіктер береді.

Ресейде жасалған AVOCAD аналогтық модельдеу жүйесі ауыстырып-қосқыш конденсаторлары бар сұлбалар есебіндегі жоғары дәлдікті, есептеудің жоғары жылдамдығын және деректер форматының (тұрпатының) Cadence-пен үйлесімділігін қамтамасыз етеді.

Екінші тапсырма – СФ-блоктар интефейстерінің қиысуы (согласование) және шиналық архитектураның орнатылуы, сондай-ақ байланыс сызықтарының параметрлерінің болжамы.

Функционалдық жобалаудың бұл кезеңінде ҮИС жұмысының уақыттық диаграммасы тәптіштеледі (детализируется) және блоктар арасындағы кідірістердің теңгерімі есептеледі. Бұл іс-шаралар жүйе жұмысының уақыттық диаграммасындағы сигналдардың орамдылығын (связность) қамтамасыз ету үшін орындалады. Бұл күрделі тапсырма техникалық тапсырманы дайындаудан бастап жобалаудың барлық кезеңдерінде бірізділікпен шешіледі. Синхронды жүйелерде синхросигнал периоды комбинационды элементтердегі және байланыс сызықтарындағы сигнал кідірістерінен көп болу қажет. Күрделі ҮИС-терде ең үлкен кідірістер байланыс сызықтарында пайда болады. Күрделі сандық ҮИС-тердің жоғары жұмыстық жиілігін қамтамасыз етудің жалғыз тәсілі – блоктар арасында деректерді жіберудің (передача) асинхронды хаттамасын қолдану. Хаттаманың жүзеге асуы үшін қосымша блоктар – ішкі интерфейстер қажет.

Басқа мәселе – аналогтық және сандық блоктар сигналдарының қиысуы (согласование). Үлгілер 10%-дан аса қателіктерді беруі мүмкін, сондықтан қиысу сұрақтарын аралас аналогты-сандық модельдеу бағдарламаларының көмегімен шешу қажет, мысалы, Spectre-Verilog.

Үшінші тапсырма – сыртқы интерфейстердің өңделуі және қиысуы. Сыртқы интерфейстерді модельдеу корпустың реактивті параметрлерінің және сыртқы байланыс сызықтарының есебімен өткізілуі қажет.

Төртінші тапсырма – бұл тұтынатын қуат есебі және оның үнемділігі (экономия) бойынша шараларды өңдеу. Қуатты үнемдеудің қарапайым әдістері төмендегілерден тұрады:

• Блоктың жұмыстық жиілігінің қажетті ең кіші мөлшерге дейін төмендеуі. Бұл әдіс блокта дербес тәуелсіз синхрогенераторды қолдануды қажет етеді.

• Блоктың қуат көзінің кернеуінің функционалдау және қажетті шапшаң қозғалысты қамтамасыз ететін шамаға дейін төмендеуі. Бұл үшін ҮИС құрамында қуат көзінің қосымша тұрақтандырғышы (стабилизаторы) болуы қажет.

• Ұзын байланыс сызықтарында логикалық айырманың (перепад) төмендеуі. Әдісті қолдану үшін сигналдардың арнайы ретрансляторы қажет.

• Адиабаттық логикасы бар сұлбатехникаларды қолдану.

Бесінші тапсырма – сенімділіктің, сондай-ақ сұлбаға сақтық қорда сақтауды (резервирование) және артықтықты (избыточность) енгізу жолымен жарамдылық түсімі пайызының жоғарылауы мен болжамы. Сақтық қорда сақтау (резервирование) жолымен сенімділіктің жоғарылауының негізгі әдістері: сақтық (резервтік) жад блоктары, берілім (передача) және сақтау кезіндегі деректердің кодтық қорғауы, блоктардың қосарланушылығы (дублирование) және деректердің мажоритарлы таңдауы, блоктардың бағдарламаланатын ауыстырымы.

Алтыншы тапсырма - бақылау жарамдылығын (контролепригодность) қамтамасыз ету және бақылаудың кіріктірме құралдарын өңдеу. Бақылау жарамдылығын (контролепригодность) қамтамасыз етудің негізгі әдістері:

• Жобаның функционалдық және физикалық декомпозициясы (бөлшектеп байланыстыруы). Күрделі сұлбаларды бөліктері бойынша тексеру жеңілірек.

• Сұлбада екіге бағытталған байланыс сызықтарының болмауы, яғни логикалық вентильдердің және блоктардың шығыстарының бірігуіне тыйым салу.

• Кіріктірме бақылаудың тиімді жүйесі.

Сандық құрылғылар үшін бақылаудың тиімді кіріктірме құралдары жасалған: мультиплексорлар, өтпелі (сквозной) ығыстырушы регистрлер, сигнатуралық талдағыш (анализатор). Бақылау блоктарының сандық сигналдарын тіркеу үшін микросұлбаның басқа сигналдық түйіндерінің (выводтарының) белгіленуін өзгертетін бір қосымша түйін (вывод) қажет. Аналогтық блоктың сигналдарын екі негізгі тәсілдермен тіркеуге болады: аналогтық мультиплексорды қолдану немесе бұл сигналдарды сандық сигналдарға түрлендіретін кіріктірме АЦП сигналдарын қолдану.

Соңғы жетінші тапсырма – микросұлбаның физикалық жобалауында да, өндірістік бақылау бағдарламаларын өңдеуде де, өнімді қолдану бойынша ұсыныстарды (рекомендацияларды) дайындауда да қолданылатын соңғы нақты спецификацияның құрылуы.

д) Функционалдық верификация (анықтау).

Функционалдық верификацияның (анықтаудың) негізгі мақсаты –функционалдық үлгінің бағдарламалық қамтумен бірге кешенді ретке келтіруі (отладка). Әдетте, функционалдық верификация (анықтау) тек САПР (ЖЖАЖ) құралдарымен ғана орындалмайды. Бұл үшін уақыт және есептеу қорлары жеткіліксіз. Бағдарламалық верификациямен (анықтаумен) бірге арнайы пішіндерді (макеттерді) қолданатын жүйенің эмуляциясы да орындалады. Функционалдық верификация (анықтау) функционалдық жобалаумен бірге өткізіледі және онымен бірге біртұтас итерационды кезеңді құрады.

VHDL/Verilog тілдерінде және үлгілер деңгейінде жүйені модельдеу функционалдық үлгінің жұмысын тексеруге, СФ-блоктар және толық жүйе жұмысының уақыттық диаграммаларын алуға және негізгі динамикалық параметрлерді бағалауға мүмкіндік береді. Транзисторлар деңгейіндегі электрлік үлгі толық (детальный) модельдеу үшін жарамайды. Мұндай үлгілер жүз мың, тіпті миллион элементтерден тұрады және компьютердің жүз немесе мың сағат бойы жұмыс жасауын қажет етеді. Транзисторлар деңгейіндегі үлгі топологияны өңдеуге және жобаның физикалық верификациясы (анықтауы) үшін берілген тапсырмаларды тексеру үшін қолданылады. Көптеген фирмалардың САПР-ларының (ЖЖАЖ-лерінің) құрамында арнайы бағдарламалар – шапшаң симуляторлар бар. Бұл бағдарламаларда транзисторлардың жеңілдетілген үлгілері және шапшаң, бірақ нақты емес алгоритмдер қолданылады. Нәтижелердің 10-20% айырмашылығы кезінде нақты үлгімен салыстырғанда есептеу жылдамдығы жүз есе өседі.

Пішінді (макетті) қолданатын жүйе эмуляциясы үшін ПЛИС (БЛИС), микропроцессордан, жад блоктарынан, синхрогенераторлардан, АЦП, ЦАП және әр түрлі интерфейстерден тұратын арнайы пішіндік (макеттік) платалар қолданылады. Мұндай платалар бақылау ажыратуынан (разъем) және РСІ-шинасына арналған ажыратудан (разъем) тұрады. Платалар дербес компьютердің жүйелік блогына орнатылады және қажетті бағдарламалармен толықтандырылады. Мұндай аппараттық-бағдарламалық кешен ҮИС жұмысын модельдеуге, пішіндік (макеттік) платаны бағдарламалауға және жүйенің сигналдарын талдауға мүмкіндік береді. Плата функциясының кеңеюі үшін бақылау ажыратуларына (разъемам) қосымша платалар – функционалдық үлгілер қосылады. Мұндай пішінмен (макетпен) жұмыста қосымша қондырғылар қажет емес.

СНК-да жаңа түпнұсқалық СФ-блоктарды қолданған кезде фабрикаларда олардың пішіндік (макеттік) нұсқаларын дайындауға болады. Ортақ пайдалану фабрикалары жүйелі түрде 3-4 ай сайын бір рет 2-3 тілімшеден (пластинадан) тұратын және Шатлдар деп аталатын арнайы шапшаң топтамаларды шығарады. Шатлдардың құрамында кез келген тапсырыс берушілердің тесттік кристалдары және тәжірибелік микросұлбалары болады. Әрбір тапсырыс беруші барлық топтаманы емес, тек тілімшенің бос емес аумақтарына пропорционалды бөлігін ғана төлейді. Шатл дайндалғаннан кейін кристалдарға бөлінеді және ол тапсырыс берушілерге үлестіріледі. Фабрикаларда Шатлды дайындаудың толық кезеңі фотоқалыптарды (фотошаблондарды) дайындауды, тілімшелердің (пластиналардың) өңделуін және корпустарға жинақталуын қосқанда 3 айға жуық уақытты құрады. Пішінді (макетті) өңдеу және жобаны ретке келтіру (отладка) үрдістерінде пішінді (макетті) түпнұсқалық СФ-блоктарды қолданатын функционалдық үлгілермен толықтыруға болады.

Пішіннің (макеттің) негізгі мағынасы – бұл функционалдау сенімділігін тексеру. Пішінде (макетте) тәртіптер (режимдер) және шарттар байқалады, сондықтан жүйе жұмысында ауытқулар және қателіктер, сондай-ақ бағдарламалық қамтумен өзара әрекеттестік пайда болады. Бағдарламалық құралдармен ауытқу жағдайларын байқау қиын, себебі ауытқу себептері өте көп және олардың модельденуі үшін уақыт және шыдам аз. Пішінде (макетте) жүйені зерттеу модельдеуге кеткен уақытқа қарағанда 100 есе аз уақытты қажет етеді.

е) Физикалық жобалау.

Спецификация талаптарын және жобалық қағидаларды орындау барысында ҮИС кристалының топологиясын өңдеу физикалық жобалаудың міндеті болып табылады.

Жобаны орындау үрдісінде спецификациялар одан әрі нақтыланады. Жоба арасындағы байланыстар саны артады. Өңдеу үрдісін жүйелеу және жеңілдету үшін физикалық жобалау кезеңіне қосымша физикалық виртуалды прототипті құру кезеңі енгізіледі. Физикалық виртуалды прототип – бұл үлгі және микросұлба кристалының бастапқы топологиялық жоспары. Физикалық прототип функционалды үлгімен бірге жасалады. Оның негізінде кристалл өлшемі есептеледі, электр көзінің (электропитание) және синхрондау жүйесіне қойылатын талаптар айқындалады, тұтынылатын қуатқа және байланыс сызықтарының параметрлеріне баға беріледі. Прототип функционалдық үлгіні кристал топологиясының көп еңбекті қажет ететін өңделуінсіз айтарлықтай дәл тәптіштеуге (детализировать) мүмкіндік береді. Физикалық виртуалды прототипті құру тапсырмасы функционалдық үлгіні оңтайландырудың, блоктардың ғаламдық топологиялық орналасуының, қорек көзі (питание) шинасының ажыратылуының (разводка) және синхрондау тізбегінің құрылуының тапсырмаларының құрамдастырымы болып табылады. Егер есептеулер мен болжамдар дұрыс орындалса, онда топологияны әрі қарай жобалауда кристалдың бастапқы топологиялық жоспарына және функционалдық үлгіге өзгеру қажет емес.

Одан кейін толық жүйенің және өңделген СФ-блоктардың дәл трассировкасының еңбекті көп қажет ететін операциялары орындалады. Сандық блоктар топологияның автоматтық синтезеторларын қолданғанда ажыратылады (разводятся). Аналогтық ажырату (разводка), әдетте, өңдеушілердің қатысуын қажет етеді. Физикалық жобалаудағы басты тапсырма – бөгет деңгейлерінің төмендеуі, ол сигналдық байланыстардың және элементтердің орналасуының тығыздығының төмендеу жолымен шешіледі.Трассировка үшін байланысудың 2-3 деңгейі ғана қолданылады, ал қалған деңгейлер экрандар мен қоректің шиналарына толы. Аналогтық блоктың топологиясы – бұл көптеген монографиялар арналған түйінді мәселе.

Ғаламдық трассировка үшін жартылай автоматтық әдістер қолданылады. Жіңішке өткізгіштердің үлкен кедергілері болады және сигнал кідірісіне айтарлықтай үлес қосады. Ұзын байланыстар үшін өткізгіштердің кері ауқымдалуы (масштабирование) қолданылады. Өткізгіш ұзын болған сайын, ол кеңірек болуы керек. Кеңділікті таңдау ережесі қажетті байланыс сызықтарының шапшаң қозғаысынан және өткізгіштердің салыстырмалы параметрлерінен есептеледі. Кідірістерді сигналдық шиналар бойынша түзету үшін сигналдардың регенераторларын қолданатын буферлеу (буферизация) қолданылады. Бұл әдісте бір шинаға қосылған құрылғылардың саны жобалау ережелерімен шектелмейді. Аналогтық және жоғары жиілікті сигналдардың байланыс сызықтары үшін арнайы ережелер: Байланыс сызықтарының қорек көзінің және “ жердің” шиналарымен экрандалуы міндетті. Жоғары жиілікті сигналдарды кернеудің фазаға қарсы деңгейі бар екі өткізгішпен таратқан жақсы. Қабылдағыш, таратқыш және байланыс сызықтары импеданстарының қиысуы болса жақсы болады.

Жаймалық (подложечный) шулардың және байланыс сызықтарының деңгейін есептеу үшін арнайы симуляторлар қолданылады.

ҮИС трассировкасының тағы бір мәселесі металдау жүйесін дайындау технологиясымен байланысты. Өткізгіштердің суретін жасауда металдық қабықшаның плазмалық өңделу үрдісі қолданылады. Өңделу тұрақты ионды токтың жоғары жиілікті плазмада ағуы есебінен болады. Кремнийлі жайма (подложка) өңдеулу үрдісінде 200-300 В кернеуде және 300 ^оС-ге жуық темпертурада болады. Металдаудың барлық деңгейлерінің қалыптасуы (формирование) аяқталмастан бұрын сигналдық байланыстардың бір бөлігі айырылған болып қалады.Өткізгіштердің бір телімі физикалық құрылымдағы p-n ауысумен, ал басқалары тек МОП-транзисторлардың бекітпелерімен байланысқан. 300 ^оС температурада p-n ауысулар азғындалады (вырождаются) және металдау өңделуінің тогы жаймаға (подложкаға) жиналады. МОП-транзисторлардың бекітпелері оқшауланған болып қалады, жайма жылжуының (смещение) кернеуі бекітпе астындағы диэлектрикке қосылған болады. Өңделу тогы диэлектриктің тесілуіне және транзистордың бас тартуына әкелуі мүмкін. Бұл құбылысты болдырмау үшін екі негізгі әдіс қолданылады: өткізгіш телімінің металдаудың келесі деңгейіне ауысуы немесе p-n ауысуда МОП-транзистордың бекітпесіне қосымша қорғайтын диодтың қосылуы. Трассировка бағдарламасы бұл операцияларды автоматты түрде орындай алады, алайда қорғау әдісін өңдеуші таңдайды. Жобалау бағытында (маршрутында) бұл операция “антенналармен” күрес деп аталады.

Кристал трассировкасы толығымен аяқталғанда, төмендегідей қосалқы операциялар қалады:

• “кілтті” орнату, яғни микросұлбаның бірінші түйінінің (вывод) көрсеткіші;

• металдаудың ең жоғарғы деңгейінде орындалатын кристалдың таңбалануы (маркировка);

• технологиялық үрдісті бақылау үшін тесттік элементтердің енгізілуі, олар кристалдар арасындағы бөлетін сызықтарда орналасады;

• бос бөліктерді “жалған өткізгіштермен” толтыру;

• тополгиялық элементтер өлшеміне технологиялық түзетулердің (коррекциялардың) енгізілуі.

Қосалқы операциялар жартылай автоматтық тәртіпте орындалады. Бұл операциялардың аяқталуынан кейін ақпарат фотоқалыптардың (фотошаблондардың) дайындалуына жіберіледі.

ж) Физикалық верификация (анықтау).

Фабрикаға ҮИС-ті дайындау үшін ақпаратты тарату туралы шешімді қабылдау физикалық верификацияның (анықтаудың) негізгі мақсаты болып табылады. Шешім жобаның спецификация талаптарына үйлесімділігін тексеру нәтижелерінің негізінде қабылданады. Физмкалық верификация (анықтау) физикалық жбалаумен бірге өткізіледі және онымен бірге біртұтас итерационды кезеңмен байланысқан. Тексеру кешендерін орындау барысында келесідей мәселелер шешіледі:

• кедергіге қалыпты қарсы тұрушылықтың бағасы;

• жүйе жұмысының уақыттық диаграммасында сигналдардың орамдылығының (связность) тексерілуі;

• сенімділіктің бағасы;

• электрлік сұлбаны дайындау ережесінің тексерілуі (ERC – electrical rules check);

• топологиялық жобалау ережелерінің тексерілуі (DRC – design rules check);

• электрлік сұлбаның және топологяның үйлесімділігінің тексерілуі (LVS – layout versus circuit);

• спецификация толықтығының тексерілуі.

Физикалық веификация (анықтау) – жобалаудың неғұрлым аз нысандандырылған кезеңі. Алдымен автоматтандырылған үдерістерді қарастырайық: ERC – электрлік сұлбаны дайындау ережесінің тексерілуі; DRC – топологиялық жобалау ережелерінің тексерілуі; LVS – электрлік сұлбаның және топологяның үйлесімділігінің тексерілуі. Үдерістер автоматты болғанымен де, олар ақпараттың тексерілуге дайындалу ережесінің қатаң орындалуын қажет етеді. Әдетте, DRC-файлдарды фабрикалар дайындайды және жобалау ережелерімен бірге орнатылады. Сонымен қатар тексерілетін файлдар мен технологиялар модификациясы бұрын құрылған және тексерілген блоктарда «қателіктердің» пайда болуына әкеледі. Бұл жағдайда қосымша уақытты тексерілетін файлдарды қиыстыру және түзету үшін пайдалануға гтура келеді. ERC және LVS – байланысқан үдерістер. Егер өңдеуші толық үйлесімділікті қамтамасыз етпесе, онда тексеру бағдарламалары қателерді таппайды. Мысалы, егер кристалдағы қорек көзі (питание) тізбектерінде бірнеше түйіндер (выводы) болу керек болса, ал электрлік сұлбада тек біреуі көрсетілсе, онда бағдарлама біреуін тапқаннан кейін қалғандарын іздемейді.

Сенімділікті тексеру кезінде ҮИС-ның сингалдық түйіндер (выводы) арқылы электростатикалық разрядтарға төзімділігі, металдаудың электромиграцияға төзімділігі, жылулық кедергінің және жүйе жұмысының жылулық тәртібінің есебі, кристалдағы және корпустағы термомеханикалық кернеулер есептеледі. Сигналдар орамдылығын (связность) тексеру кезінде байланыс сызықтарының парамтрлерінің есебі және осы параметрлер есебімен сұлбаны модельдеу, кедергілерді модельдеу, аналогтық блоктар жұмысындағы жаймалық (подложечный) шулардың есебі, уақыттық диаграммада кідірістер теңгерімінің тексерілуі жүзеге асады.

Жоба бойынша ақпарат көлемінің өте үлкен екендігін және физикалық верификацияның (анықтау) үлкен уақытты және көп еңбек етуді қажет ететіндігін ескерейік. Тексеріс нәтижелері спецификацияларда тура көрсетілмейді және оларды бақылау қиын. Тексерістер көлемінің қысқаруы қателіктерге әкеледі.

з) Жобаны куәландыру.

Жобаны куәландыру қорытындылайтын кезең болып табылады. Куәландырудың мақсаты – бұл жобаның өндірісті игеруді бастауға дайын екендігі туралы шешім қабылдау. Ол үшін ҮИС-ның тәжірибелік нұсқаларының нормативті технологиялық құжаттамалардың талаптарына (Техникалық шарттарға, Техникалық тапсырмаларға, Анықтамалық беттерге) үйлесімділігі, сондай-ақ нормативті құжаттаманың өзінің болуы қажет. Нұсқалардың және құжаттамалардың үйлесімділігіне талаптар сынау хаттамаларымен расталады. Біз куәландырудың ұйымдастырушылық рәсімдерін қарастырмаймыз. Тек техникалық сұрақтарға тоқталамыз.

Жобаны куәландыру үрдісінде шешілетін мәселелер:

• бақылаудың кіріктірме құралдарын пайдалана отырып, толық жүйенің және жеке блоктардың жұмыс істеуін тексеру;

• функционалдық пішінмен (макетпен) салыстыру жолымен жүйенің жүмысын тексеру;

• аппаратура пішінінен (макетінен) тұратын жұмысты тексеру;

• жұмыстың неғұрлым шамалы жағдайларында жүйенің кедергіге қалыпты қарсы тұрушылығын тексеру;

• жұмыстың шекті мүмкін болатын тәртіптерде жүйенің сенімділігін тексеру.

Тексеру критерийлерін таңдау куәландыру әдістемесінің басты элементі болып табылады. Күрделі жүйелерде жұмыстағы қателіктер болады. Бақылау құралдарының өзі қатесіз емес. Қателіктердің мүмкін болатын деңгейі жүйенің белгіленуімен анықталады. Қателіктердің мүмкін болатын деңгейінің Техникалық тапсырмаларда көрсетілгені абзал. Бұл параметр, қарсы жағдайда, жобаның орындалу үрдісінде анықталуы қажет.

Егер құжаттама талаптарына сәйкессіздік табылса, онда бұл сәйкессіздіктің себебін де табу қажет. Себептің шығуының ресми ережелерінде қателіктер жоқ. Бұл үшін дұрыс функционалдық үлгі, технологиялық үрдістер үлгілері және қажетті өлшейтін техника қажет.

Жобалау бағыты (маршруты) ұдайы дамып келеді, себебі, қолданылатын блоктардың әр алуандығы және құрамы бойынша кристалдағы жүйелер үнемі күрделенеді, ал САПР-ды (ЖЖАЖ-ді) өңдеушілер ҮИС-дың оңтайландыруының және модельдеудің жаңа бағдарламаларын ұсынады.