4. Розробка схеми еом

4.1 Розробка структури ЕОМ

ЕОМ найчастіше будують відповідно до структури:

1. загальна шина – отримали найбільші розповсюдження в промисловому устаткуванні. У машинах даного типу адреси і дані передаються по одних і тих же проводах. Дана шина об'єднує в собі:

• магістраль даних;

• магістраль управління;

• магістраль адреси;

б) ЕОМ з двома шинами даних. У дану ЕОМ входять:

• шина пам'яті;

• шина пристроїв введення – виводу.

Шина пам'яті сполучає процесор з внутрішньої пам'яттю.

Шина пристроїв введення – виводу сполучає процесор із зовнішньою пам'яттю, периферійними пристроями введення – виводу.

Щодо технічної характеристики адаптера каналу:

а) тип каналу – загальна шина;

б) призначення АК – для зв'язку МП з блоками сполучення верстата.

Отже, структурна схема проектованої ЕОМ буде загальна шина (QBUS). Вона забезпечує зв'язок процесора з блоками сполучення верстата і управління ними.

Дана шина не володіє високою продуктивністю, але для промислового устаткування вона підходить по всіх параметрах, оскільки для технологічного устаткування не потрібна висока продуктивність ЕОМ, тому що воно не володіє такою ж швидкістю роботи як і ЕОМ.

Дана шина дозволяє адресувати 64 Кбайта інформації. Дозволяє організувати обмін за принципом активний – пасивний.

Активні пристрої управляють пасивними і мають прямий доступ до пам'яті, пасивне видає інформацію під управлінням активного пристрою.

При зверненні МП до пам'яті або зовнішніх пристроїв можливі наступне види циклів:

а) Введення (читання);

б) Виведення (запис);

в) Введення/ пауза/ виведення (читання/ модифікація/ запис).

Структурна схема приведена на рисунку 2.1.

У структурну схему входять:

а) Центральний процесор (ЦП) – потрібний для виконання арифметико – логічних операцій і операцій обміну за програмою. Взаємодіючи з пам'яттю машини, виконує управління зовнішніми пристроями;

б) Пристрій (ОЗП), що оперативно запам'ятовує, або оперативна пам'ять. Дуже важливий елемент ЕОМ. Саме з неї процесор бере програми і дані для обробки, в неї заносить отриманий результат.

Назву «оперативна» отримала тому, що вона працює дуже швидко, і процесору майже не доводиться чекати при читанні з пам'яті і запису в пам'ять. Проте дані при відключенні живлення стираються.

в) Пульт оператора (ПО) – в нього входять:

Клавіатура – пристрій для введення даних в ЕОМ і ручного управління ЕОМ. Так само в ЕОМ можна вводити програму з клавіатури.

Індикація. Як індикація може використовуватися дисплей, сегментний індикатор, рідкокристалічний дисплей.

г) Інтерфейс зв'язку – в даному випадку це контролери вимірювальних перетворювачів і електроавтоматики.

Контролери електроавтоматики потрібний для підключення виконавчих реле і прийому сигналів стану контактів реле і кнопок.

д) Цифрові виходи призначені для управління електроавтоматикою пристрою.

е) Пристрій (ПЗП), постійно запамятовучий пристрій запам'ятовує, або постійна пам'ять. Дуже важливий елемент ЕОМ. Саме з неї процесор бере програми для роботи та ініціалізації пристроїв.

Рисунок 2.1 - Структурна схема проектованої ЕОМ

Назву «постійна» отримала тому, що вона при відключенні живлення данні не стираються.

Контролер приводу призначений для завдання сигналів, що управляють, на схеми управління приводами устаткування.

Дана машина відноситься до спеціалізованих ЕОМ. Її основна функція управління. Вона так само зможе виконувати рахункові функції, управляти в автоматичному режимі. До ЕОМ додаються високі вимоги до надійності і швидкодії. Повинна бути проста в управлінні.

Рахункові ЕОМ вирішують величезний круг завдань, можуть виконувати різні функції алгебри.

Структура ЕОМ розробляється відповідно до завдання за наведеним прикладом.

1. Розробка модуля процесора

В останні роки при розробці систем керування об'єктами різного типу та рівня складності все більше уваги приділяється контролерам. Це пов'язано з їх бурхливим розвитком і широким асортиментом пропонованої продукції. Використання мікроконтролерів дозволяє конструювати пристрої, що володіють такими якостями, як невеликі габарити, відносна дешевизна, простота і надійність, сумісність з персональним комп'ютером через стандартні інтерфейси.

При розробці пристрою виникає необхідність у виборі мікроконтролера, що задовольняє вимогам по продуктивності, надійності, умовам застосування і т.д.

Вибір мікроконтролера (МК) є одним з найбільш важливих рішень, від яких залежить успіх або провал усього проекту. При виборі мікроконтролера існують численні критерії, більшість з яких представлені в цьому розділі.

Основна мета - обрати контролер з мінімальною ціною (щоб знизити загальну вартість системи), але в той же час задовольняє системної специфікації, тобто вимогам по продуктивності, надійності, умовам застосування і т.д. Загальна вартість системи включає все: інженерне дослідження та розробку, виробництво (комплектуючі і праця), гарантійний ремонт, оновлення, обслуговування, сумісність, простоту в обігу і т.д.

Другий крок - пошук мікроконтролерів, які задовольняють всім системним вимогам. Він звичайно включає підбір літератури, технічних описів і технічних комерційних журналів, а також демонстраційні консультації.

Остання стадія вибору складається з кількох етапів, мета яких - звузити список прийнятних мікроконтролерів до одного. Ці етапи включають в себе аналіз ціни, доступності, засобів розробки, підтримки виробника, стабільності та наявності інших виробників.

На основі викладених вище вимог та завдання на проектування в даній системі управління ухвалено рішення використовувати 8-розрядний мікроконтролер фірми Intel MCS-51 (мікросхема 80С51). Контролери MCS-51 є функціонально завершеними однокристальними ЕОМ Гарвардської архітектури, що містять всі необхідні вузли для роботи в автономному режимі, і призначені для реалізації різних цифрових алгоритмів управління.

Технічні характеристики центрального процесора мікроконтролерів MCS-51:

- розрядність АЛУ – 8 біт;

- число виконуваних команд – 111;

- довжина команд – 1, 2, або 3 байти;

- число регістрів загального призначення (РОН) – 32;

- число прямо адресуємих бітових змінних – 128;

- регістрів спеціальних функцій – 128;

- максимальний об'єм пам'яті програм – 64 кбайта;

- максимальний об'єм пам'яті даних – 64 кбайта;

- максимальний об'єм внутрішньої пам'яті даних – 256 байт;

- час виконання команд при тактовій частоті 12 Мгц:

складання – 1 мкс;

пересилки “ регістр - зовнішня пам'ять даних ” – 2 мкс;

множення/ділення – 4 мкс;

- методи адресації операнда – регістровий, непрямий, прямий, безпосередній.

Рисунок 2.1 – Умовне графічне позначення мікросхеми AT89s8252

Зокрема, підродина 80XC51FX, в яку входить ряд мікросхем, має наступні додаткові можливості:

- три 16-бітові таймери лічильника;

- програмований частотний вихід;

- таймер/лічильник з можливістю прямого і зворотного рахунку;

- матриця програмованих лічильників, що реалізовують режими:

- сторожового таймера (Watch Dog Timer);

- широко-імпульсного модулятора;

- захоплення/порівняння;

- високошвидкісного виходу.

- трирівнева система захисту пам'яті;

- 256-байтное резидентне ОЗУ;

- чотирьохрівнева система переривань;

- 7 зовнішніх джерел переривань;

- 2 режими зменшеного енергоспоживання;

Умовне графічне позначення мікросхеми AT89s8252 приведене на рисунку 2.1.

Восьмирозрядний мікроконтролер Аtmel (мікросхема AT89s8252) є аналогом мікроконтролера MСS-51. Даний мікроконтролер дешевий, простий в програмуванні.

Структурна схема модуля процесора приведена на рис. 2.2.

Рисунок 2.2 – Структурна схема модуля ЦП

Базовим інтервалом часу, на якому заснована синхронізація роботи всього мікроконтролера, є машинний цикл, показаний на рисунку 2.3. Машинний цикл має фіксовану тривалість і містить 6 станів S1-S6, кожне з яких по тривалості відповідає такту і, у свою чергу, складається з двох тимчасових інтервалів, визначуваних фазами P1 і P2. Тривалість фази рівна періоду проходження зовнішнього сигналу синхронізації.

Рисунок 2.3 – Часова діаграма машинного циклу

Таким чином, кожен машинний цикл складається з 12 періодів вхідного тактового сигналу і при частоті останнього 12 Мгц складає 1 мкс. Двічі за один машинний цикл формується сигнал ALE.

Вхідний тактовий сигнал виробляється або вбудованим тактовим генератором мікроконтролера при підключенні до його виводів X1 і X2 кварцового резонатора або LC-ланцюга, або зовнішнім джерелом тактових сигналів, схема підключення кварцового резонатора представлена на рисунку 2.4.

Рисунок 2.4 – Схема підключення кварцового резонатора

У разі зовнішнього тактового генератора його вихід підключається до входу X1, а вивід X2 підключається до загальної шини.

Початкова установка (апаратне скидання) проводиться з метою запуску або перезапуску мікроконтролера після подачі на нього напруги живлення. Скидання здійснюється подачею на вхід RESET високого рівня і утриманням його в перебіг не менше двох машинних циклів. Цей сигнал може подаватися асинхронно по відношенню до сигналу татового генератора. По вхід RESET проводиться постійне опитування контролером у момент S5P2 кожного машинного циклу. Після сигналу скидання порти введення-виводу знаходяться в незмінному стані протягом 19 періодів тактового генератора, після чого в проміжку між 19-м і 31-м тактом переводяться в початковий “одиничний” стан. При цьому сигнали ALE і PSEN знаходяться в неактивному високому стані. По сигналу скидання мікроконтролер встановлює всі службові регістри в початковий стан. На вміст внутрішньої пам'яті даних сигнал RESET не впливає. При включенні живлення вона встановлюється в довільний стан. Тривалість сигналу RESET повинна бути не менше часу, необхідного для запуску внутрішнього генератора, плюс 2 машинних циклу. У свою чергу, час установки генератора залежить від частоти синхронізації і добротності кварцового резонатора. При частоті 10  Мгц воно зазвичай складає близько 1 мкс.

Для автоматичного рестарту мікросхеми після подачі напруги живлення до виведення RESET необхідно підключити RC-ланцюг (рисунок 2.5), що забезпечує необхідну затримку, що дозволяє генерувати одиночний імпульс скидання.

Рисунок 2.5 – Схема скидання мікроконтролера

Після зняття сигналу RESET проходить від 1 до 2 тактових періодів до їх активізації. При цьому мікроконтролер починає виконувати програму з адреси 0000h внутрішньої або зовнішньої пам'яті програм (залежно від рівня сигналу EA).

Утримання виводів ALE і PSEN в активному (нульовому) стані при активному сигналі RESET приводить до перекладу всіх виводів мікросхеми у високоімпедансний стан (режим “ONCE”). Цей режим використовується для відладки системи.

Виконати розробку на основі наведеного прикладу з урахування особливостей контролера вказаного у завданні.

2. Розподіл адресного простору ОЗП

Адресним простором є впорядкована безліч код від що 0. 2^n-1 виставляються активним пристроєм на адресних шинах. Тут n – число адресних ліній. Адресною простір визначає число можливих відмінних один від одного кодових комбінацій адрес, які може видавати на шину активний пристрій, але це не означає, що кожній такій комбінації відповідає програмно доступний елемент. Для прикладу розрахуємо адресний простір ЕОМ, що має

такі дані: ОЗП – 16 Кб; ПЗП – 16 Кб

Загальний адресний простір машини залежить від розрядності адресної шини, тобто:

N = 2ⁿ, (2.2)

де n – розрядність шини.

Відповідно до формули 2.2 адресний простір ОЗП проектованої ЕОМ доівнює:

N = 2¹⁶ = 65536 байт = 64Кб.

Оскільки процесор 16 розрядний те адресний простір розбивається трьома старшими розрядами на 8 частин по 8 кілобайт.

Адресний простір ОЗП відповідно до завдання і складається з: ОЗП і зовнішніх регістрів.

Для визначення меж адресного простору необхідно знати, що адреси указуються у шістнадцятирічному коді, при зверненні до слова адреси мають парні значення, до байта – непарні.

Визначимо нижню межу адресного простору, враховуючи те, що 8 Кб нижньї границі належить до зони регістрів зовнішніх пристроїв:

N1к = N 1024 = А₁₀ (2.3)

де N – об'єм пам'яті в кілобайтах;

1к – 1024 байт;

А₁₀ – нижня межа адресного простору;

Відповідно до формули 2.3 проведемо розрахунок нижньої границі адресного простору пам’яті:

А₁₀ = ₁₀;

Переведемо дане значення у шістнадцятирічну систему:

Отримаємо наступне:

А₁₀ = 57344₁₀ А₁₆ = Е000₁₆;

У проектованій машині адресний простір розбитий на внутрішню та зовнішню ОЗП та зовнішні регістри. Відповідно до формули 2.3 проведемо розрахунок визначимо зони адресного простору відповідно до завдання і тільки для мікросхем зовнішньої пам’яті:

б) ОЗП (16Кб):

А₁₀ = ₁₀;

Переведемо дане значення у шістнадцятирічну систему:

Отримаємо наступне:

А₁₀ = 16384₁₀ А₁₆ = 4000₁₆;

З розрахунку видно, що ОЗП складається з 16384₁₀ комірок пам’яті, під неї відводяться адреси 0000₁₆ - 4000₁₆ у шістнадцятирічному коді.

в) Вільна зона (40Кб):

А₁₀ = ₁₀;

Переведемо дане значення у шістнадцятирічну систему:

Отримаємо наступне:

А₁₀ = 40960₁₀ А₁₆ = А000₁₆;

З розрахунку видно, що вільна зона складається з 40960₁₀ комірок пам’яті, під неї відводяться адреси 4001₁₆ – Е000₁₆ у шістнадцятирічному коді.

г) Зовнішні регістри(8Кб):

А₁₀ = ₁₀;

Переведемо дане значення у шістнадцятирічну систему:

Отримаємо наступне:

А₁₀ = 8192₁₀ А₁₆ = 2000₁₆;

З розрахунку видно, що під зовнішні регістри відведено 8192₁₀ комірок, під неї відводяться адреси Е101₁₆ – FFFF₁₆ у шістнадцятирічному коді.

Графічно адресний простір зображено на рисунку 2.6.

Рисунок 2.6 - Адресний простір ОЗП проектованої ЕОМ

3. Розподіл адресного простору ПЗП

Відповідно до формули 2.2 адресний простір ПЗП проектованої ЕОМ дорівнює:

N = 2¹⁶ = 65536 байт = 64Кб.

Оскільки процесор 16 розрядний то адресний простір розбивається трьома старшими розрядами на 8 частин по 8 кілобайт.

Відповідно до формули 2.3 проведемо розрахунок нижньої границі адресного простору пам’яті:

А₁₀ = ₁₀;

Переведемо дане значення у шістнадцятирічну систему:

Отримаємо наступне:

А₁₀ = 65536₁₀ А₁₆ = FFFF₁₆;

У проектованій машині адресний простір розбитий на внутрішню та зовнішню ПЗП. Відповідно до формули 2.3 проведемо розрахунок визначимо зони адресного простору відповідно до завдання і тільки для мікросхем зовнішньої пам’яті:

а) ПЗП (16Кб):

А₁₀ = ₁₀;

Переведемо дане значення у шістнадцятирічну систему:

Отримаємо наступне:

А₁₀ = 16384₁₀ А₁₆ = 4000₁₆;

розрахунку видно, що ПЗП складається з 16384₁₀ комірок пам’яті, під неї відводяться адреси 0000₁₆ - 4000₁₆ у шістнадцятирічному коді.

б) Вільна зона (48Кб):

А₁₀ = ₁₀;

Переведемо дане значення у шістнадцятирічну систему:

Отримаємо наступне:

А₁₀ = 40960₁₀ А₁₆ = C000₁₆;

З розрахунку видно, що вільна зона складається з 40960₁₀ комірок пам’яті, під неї відводяться адреси 4001₁₆ – FFFF₁₆ у шістнадцятирічному коді.

Графічно адресний простір зображено на рисунку 2.7.

Рисунок 2.7 - Адресний простір ПЗП проектованої ЕОМ

4. Розробка пам’яті ЕОМ

Модуль ОЗП виконаний на мікросхемах К537РУ10, її доцільно використовувати, оскільки в корпусі інтегральної схеми передбачений інтерфейс зв'язку накопичувача ОЗП з каналом ЕОМ. Це дозволяє підключати її до каналу безпосередньо, без додаткових апаратних засобів, що скорочує габарити і реалізацію ЕОМ.

Даний тип мікросхем сумісний з процесором К1816ВЕ51. К573РУ10 забезпечує інформаційну ємкість 16430 біт. Час циклу 400 нс, вихідні рівні ТТЛ – 3 (2,4/0,4 В), напруга живлення 5В, споживана потужність – 0,4 Вт.

Розрахуємо загальну кількість мікросхем ОЗП:

; (2.4)

де N – загальний об'єм ОЗП в кіло словах (2Кб = 1Кслову).

Відповідно до формули 2.4 проведемо розрахунок кількість мікросхем ОЗП:

.

Адреса кожної мікросхеми визначається розрядами А0 – А10, згідно адресного простору в БІС ОЗП зашиваються внутрішні п'яти розрядні коди. Цикл читання даних з пам'яті приведений на рисунку 2.8. Цикл запису даних у пам'ять приведений на рисунку 2.8.

Умовне графічне позначення приведене на рисунку 2.10, номери виводів приведені в таблиці 2.1.

Основними циклами є запис (виведення), читання (введення).

Таблиця 2.1 – Призначення виводів К573РУ10

Вивід	Назва	Позначення
1 – 8, 19,22, 23	Адресні входи	A0 – A10
9 – 11, 13-17	входи – виходи даних	D0 – D7
18	Сигнал виборки	CE
21	Сигнал запису/читання	WR/RE
20	Строб старшої адресної частини	OE
24	Напруга живлення	Ucc
12	Загальний	GND

Рисунок 2.8 – Цикл читання даних з ОЗП

Рисунок 2.9 – Цикл запису даних в ОЗП

Відповідно до розрахунку кількості мікросхем ОЗП побудуємо таблицю адрес мікросхем ОЗП. За даною таблицею дешифратор мікросхем буде обирати до якої мікросхеми ОЗП звертається контролер. Оскільки обрано для реалізації 2 Кб мікросхеми пам’яті то потрібно 5 розрядів (А11- А15) передавати на дешифратор адреси. Для мікросхем з 8Кб організацією пам’яті потрібно 3 розрядів (А13- А15)

Таблиця унікальних кодів адрес мікросхем наведена у таблиці 2.2 і повинна відповідати кресленню до проекту.

Таблиця 2.2 – Таблиця адрес мікросхем ОЗП.

ІМС	Розряд
	A11	A12	A13	A12	A15
DD1	0	0	0	0	0
DD2	1	0	0	0	0
DD3	0	1	0	0	0
DD4	1	1	0	0	0
DD5	0	0	1	0	0
DD6	1	0	1	0	0
DD7	0	1	1	0	0
DD8	1	1	1	0	0

Рисунок 2.10 – Умовне графічне позначення К573РУ10

Як ПЗП використовується БІС К573РФ5, ППЗП з ультрафіолетовим стиранням об'ємом 2К 8 біт, час вибірки 200 нс. Інтерфейс відповідає типу «загальна шина». Дана БІС призначена для побудови блоків пам'яті ЕОМ різного призначення.

Основні технічні параметри:

а) Вихідна напруга високого рівня 5В;

б) Вихідна напруга низького рівня 0,5В;

в) споживана потужність в режимі зберігання 220 мВт, обміну 330 мВт;

г) Вихідний струм високого рівня 15мА;

д) Вихідний струм низького рівня 15мА;

е) Час вибірки 300 нс.

Умовне графічне позначення приведене на рисунку 2.11, призначення виводів таблиця 2.3.

Розрахуємо загальну кількість мікросхем щодо завдання:

; (2.5)

де N – загальний об'єм ПЗП в кілословах (2Кб = 1Кслову).

Відповідно до формули 2.5 проведемо розрахунок кількість мікросхем ПЗП:

.

Формування сигналу вибірки мікросхеми вирішує роботу мікросхеми при збігу трьох старших розрядів адреси, з внутрішнім зашитим при виготовленні.

Діаграма роботи мікросхеми ПЗП К573РФ5 приведена на рис.2.12.

Входи мікросхеми суміщені тому передача даних здійснюється в мультиплексному режимі. Сигнал SYN забезпечує запис адреси у вхідний регістр БІС. За допомогою сигналу RD забезпечується читання інформації, по сигналу SYN. Сигнал супроводжує сигнал що поступив з ПЗП на загальну шину. CS дозволяє здійснювати додаткову вибірку. З ПЗП можна тільки рахувати дані, записані при виготовленні.

Таблиця 2.3 - Призначення виводів БІС ПЗП К573РФ5

Вивід	Назва	Позначення
1 – 8, 19,22, 23	Адресні входи	A0 – A10
9 – 11, 13-17	входи – виходи даних	D0 – D7
18	Сигнал виборки	CS
21	Напруга програмування	Upr
20	Строб старшої адресної частини	OE
24	Напруга живлення	Ucc
12	Загальний	GND

Рисунок 2.11 - Умовне графічне позначення К573РФ5

Рисунок 2.12 – Діаграма роботи мікросхеми ПЗП К573РФ5

Відповідно до розрахунку кількості мікросхем ОЗП побудуємо таблицю адрес мікросхем ПЗП. За даною таблицею дешифратор мікросхем буде обирати до якої мікросхеми ПЗП звертається контролер. Оскільки обрано для реалізації 2 Кб мікросхеми пам’яті то потрібно 5 розрядів (А11- А15) передавати на дешифратор адреси. Для мікросхем з 8Кб організацією пам’яті потрібно 3 розрядів (А13- А15).Таблиця адрес мікросхем наведена у таблиці 2.4 і повинна відповідати кресленню до проекту.

Таблиця 2.4– Таблиця адрес мікросхем ПЗП.

ІМС	Розряд
	A11	A12	A13	A12	A15
DD9	0	0	0	0	0
DD10	1	0	0	0	0
DD11	0	1	0	0	0
DD12	1	1	0	0	0
DD13	0	0	1	0	0
DD14	1	0	1	0	0
DD15	0	1	1	0	0
DD16	1	1	1	0	0

5. Розробка селектора адреси

В даному розділі потрібно відповідно до структурної схеми та знань отриманих на лекціях побудувати принципову схему селектора адреси. Обрати елементу базу з довідкової літератури. Структурна схема селектора адреси умовної ЕОМ, що має в складі пульт оператора, контролер автоматики зі схемами вхідних і вихідних сигналів, контролер приводу представлена на рисунку 2.13.

Рисунок 2.13 - Структурна схема селектора адреси

Схему можна побудувати на наступних елементах. Приймачі сигналів виконують функцію прийому сигналів адреси та налаштовуються на певну адресу і виконані на елементах К555ЛА2, К555ЛН1, К555ЛА3. Селектор адреси налаштований на адреси з E000₁₆ по E007₁₆, або 1110000000000000₂ - 1110000000000111₂ розрахований на 8 зовнішніх пристроїв.

Регістр адреси – виконую функцію фіксації адреси яку отримано з приймачів. Дані отримані з приймачів фіксуються в регістрі адреси, який може бути виконано на ІМС К555ТМ8.

Дешифратор адреси – виконує функцію дешифрації адреси отриманої з регістра адреси та вибір пристрою за чиєю адресою звертається процесор. Дешифратор адреси можна виконати на ІМС К555ИД4.

Мікросхеми К555ЛА3, К555ЛА1 складаються з 4 елементів "І - НІ" і "АБО - НІ" відповідно. 7 вивід мікросхеми - загальний, 14 вивід - +5В.

6. Розробка клавіатури та індикації

В даному розділі потрібно відповідно до структурної схеми та знань отриманих на лекціях побудувати принципову схему модуля клавіатури та індикації. Обрати елементу базу з довідкової літератури. Виконати розрахунки резисторів та транзисторів, якщо вони застосовуються у схемі.

Органи управління і індикації, повинні забезпечити введення, редагування, виконання програм і управління устаткуванням різні режимах. Структурна схема модуля клавіатури і індикації і селектора адреси приведена на рисунку 2.14. Даний модуль вибирається, наприклад, адресами Е000₁₆ або 1110000000000000₂(клавіатура) та Е001₁₆ або 1110000000000001₂(індикація).

Щодо завдання використовуємо цифрові сегментні індикатори типу АЛС 318Б, клавіші типу ПКН – 150.

Клавіатура є поширеним пристроєм введення даних дій, що управляють, в ЕОМ. За допомогою клавіатури можна ініціювати різні режими роботи

При такій реалізації, схеми МП забезпечують сканування клавіатури і індикації. Функцію відповідну натиснутій клавіші виконує програма обслуговування переривання від клавіатури. При зверненні до модуля МП на лінії AD0 - AD15 виставляється адреса регістра клавіатури або дисплея, адреси поступають на селектор адреси, розшифровуються і фіксується регістрі адреси по сигналу синхронізації.

Рисунок 2.14 - Структурна схема модуля клавіатури і індикації

При зверненні в канальному циклі «ЗАПИС» селектор адреси виробляє сигнал вибору регістрів клавіатури або індикації. Розмір клавіатури змінюється при зміні розрядності регістра клавіатури. Залежно від адреси клавіатури, що поступила, МП записує в регістр клавіатури двійкові коди по сигналу від СА. Сигнал на виході мультиплексора з'являється тільки при натисненні клавіші і при занесенні коди відповідного цієї натиснутої клавіші в регістр клавіатури.

Завдяки інтегруючому RC - ланцюжку, пригнічується брязкіт контактів клавіш. Завдяки тригеру Шмітта, установка і зняття сигналу відбувається "чисто". Цей сигнал здійснює радіальне переривання. Сигнал з схеми виключення брязкоту використовується і для виявлення моменту відпуску клавіш, щоб виключити повторне виконання функції раніше натиснутої клавіші. Як пристрій виведення інформації використовують дисплей, але в нашому випадку використовуємо семи сегментні індикатори, що складаються з 8 світлодіодів із загальним анодом в одному корпусі. Такий індикатор може відображати цифри від 0 до 9 і деякі букви.

Умовно-графічне позначення К514ИД2 приведене на рис.2.15.

Рисунок 2.15 - Умовно-графічне позначення К514ИД2

Мікросхема К555ТМ8 складається з 4-х D - тригерів. Умовно-графічне позначення приведене на рис.2.16, живлення підводиться до 8 і 16 виводам. Режими роботи ІМС К555ТМ8 приведені в таблиці 2.5.

Таблиця 2.5 – Функціонування ІМС К555ИР35

Вхід Режим		C	D1-D8	Q1-Q8
Завантаження «1»	В	х	В	В
Завантаження «0»	В	х	Н	Н
Скидання	Н	х	х	Н

Рисунок 2.16 - Умовні графічні позначення К555ИР35

7. Розробка модуля зв’язку з давачами (АЦП)

На рисунку 2.17 показана функціональна схема АЦП відповідно до завдання.

Рисунок 2.17 – Функціональна схема підключення АЦП

Для вирішення поставленої задачі використаємо послідовне — АЦП ADS7816 фірми Burr-Brown.

Мікросхема випускається в 8-вивідному корпусі. Схема її з'єднання з МК, а також її розташування виводів приведені на рис. 2.18.

Дві ніжки мікросхеми є аналоговими входами (вхід -IN рекомендується з'єднати із загальним дротом), на вхід Vref подається опорна напруга, Vcc і GND — відповідно живлення і «земля». Для обміну з МК використовуються що 3 залишилися ніжки АЦП.

На вхід CS МК подає сигнал старту перетворення, по входу DCLOCK він тактує АЦП, а з виходу DOUT — приймає результат перетворення, біт за бітом. Часові діаграми сигналів на ніжках CS, DCLOCK і DOUT приведені на рис. 2.18

Алгоритм роботи з ADS7816 нескладний. При включенні МК повинен встановити на ніжках CS і DOUT одиничні рівні сигналів, а на DCLOCK — нульовий. Запуск перетворення здійснюється установкою нульового рівня на ніжці CS. Після цього МК повинен сформувати на DCLOCK три позитивні імпульси. По спаду останнього з них на виході DOUT з'явиться старший біт результату перетворення (DB11). Прочитавши його, МК повинен сформувати на DCLOCK наступний позитивний імпульс. По спаду його на виході DOUT з'явиться наступний біт результату перетворення (DB10). Прочитавши його, МК знову формує імпульс на DCLOCK, по спаду якого на DOUT з'явиться біт DB9 і т. д., аж до DB0. Прочитавши останній, МК повинен залишити DCLOCK нульовим, а CS повернути в одиницю. На цьому цикл запуску перетворення і читання інформації завершується.

Рисунок 2.18 – Часова діаграма роботи АЦП

Для звернення до АЦП мікроконтролер використовує адреси зовнішніх пристроїв, наприклад Е002₁₆ або 1110000000000010₂

8. Розробка модуля цифрових входів

На рисунку 2.19 показана структурна схема для прийому цифрових двійкових сигналів від об'єкту управління.

Для гальванічної розв'язки тут використовуються діодні оптрони АОД109А, виходи яких можуть бути безпосередньо підключені до входів інтегральних мікросхем МОН серії К561 або К564, наприклад до керованих інверторів К564ЛН1. По команді процесора «читання вхідних даних» за допомогою схеми “І” на виході СА формується сигнал читання (Чт1), що підключає виходи інверторів до приймачів. Цифрові вхідні сигнали передаються по шинах адрес-даних в порт Р1 МК.

Багато вхідних сигналів допитується за програмою ЕОМ або по таймерних мітках, вказаним вище способом. Проте існує ряд цифрових сигналів, що наприклад визначають аварійний стан об'єкту, які при нормальній роботі не потрібно опитувати за програмою процесора. В той же час при аварійній ситуації ЕОМ повинна швидко опитати цю групу сигналів і прийняти відповідні заходи. Для цього пристрій введення цифрових сигналів повинен виробляти запит на переривання (ЗПР) в ЕОМ при всякій зміні вхідних сигналів, тобто потрібно виконати цифрове диференціювання вхідних сигналів. Розглянемо приклад читання мікроконтролером 4 (максимально – 8) аварійних сигналів з технологічного обладнання.

Для реалізації цифрового диференціювання вхідні сигнали одночасно з передачею в ЕОМ фіксуються в регістрі RG. Схеми що «виключає АБО» постійно порівнюють значення зафіксованих в регістрі код і значення вхідних сигналів. Як тільки зміниться хоч би один з вхідних сигналів, виробляється запит на переривання в ЕОМ. ЕОМ прочитує адреса вектора перериваючого пристрою і переходить до обслуговування цього пристрою.

Рисунок 2.18 - Структурна схема для прийому цифрових двійкових сигналів від об'єкту управління

Для практичної реалізації схеми по рис. 2.17 можна використовувати мікросхеми К564ЛН1, К555ИР22, К561ИП2, К555ЛЛ1, оптрони АОД109А, діоди КД522. Робота схем приймачів і селектора адреси розглянута вище. Даний блок вибирається, наприклад, адресою Е003₁₆ або 1110000000000011₂

Умовно графічне позначення схеми порівняння К561ИП2 приведене на рисунку 2.19. Умовно графічне позначення керованих інверторів К564ЛН1 приведене на рисунку 2.20.

Рисунок 2.19 – УГП схеми порівняння

Рисунок 2.20 – УГП буферного керованого підсилювача

Таблиця 2.3 – Функціонування ІМС К555ИР22

Вхід Режим		C	D1-D8	Q1-Q8
Завантаження «1»	В	х	В	В
Завантаження «0»	В	х	Н	Н
Скидання	Н	х	х	Н

9. Розробка контролера приводу

На рисунку 2.21 показана структурна схема контролера приводу відповідно до завдання.

Широке застосування в пристроях сполучення мають цифро-аналогові перетворювачі. Для багатьох промислових об'єктів максимальна необхідна частота зміни аналогових сигналів, що управляють, не перевищує 10 кГц. У цих умовах доцільно використовувати інтегральні схеми ЦАП, виконані по МОН- технології, що мають роздільну здатність 12 двійкових розрядів і середня швидкодія 3,5 – 15 мкс на операцію перетворення. Особливо ефективні багатоканальні ЦАП, такі, що містять один перетворювач коди в напругу, комутатор на m виходів і відповідно т - аналогових пристроїв, що запам'ятовують (АЗУ).

Рисунок 2.21 – Контролер приводу

Звичайне значення т складає від 8 до 16 і для його кодування потрібно три-чотири двійкові розряди. Тоді в одному 16-розрядному слові можна передати і номер каналу і код ЦАП (12 розрядів).

У ряді випадків, наприклад при управлінні стежачим приводом з індуктосинами, необхідно формувати на виході пристроя сполучення змінну напругу з модульованою амплітудою. Можна використовувати описаний ЦАП для вирішення і цього завдання, якщо як еталонна напруга подавати змінну напругу опорної частоти Е_mах sin ωt. Амплітудна модуляція виконується за рахунок перемножуючої властивості ЦАП:

U_цап = ( E_max sin ωt ) N; (2.10)

де N — код.

Для практичної реалізації схеми по рисунку 2.16 можна були використовувати мікросхеми К555ТМ8, К572ПА1, К534УД3, оптрони АОД109А. Даний блок вибирається адресою Е004₁₆ або 1110000000000100₂. Умовно графічне позначення схеми порівняння К572ПА1 приведене на рисунку 2.22. Умовно графічне позначення К534УД3 приведене на рисунку 2.23. Схема працює наступним чином. Дванадцяти розрядне двоїнне слово поступає на вхід регістру ЦАП і записується по сигналу від селектора адреси.

Рисунок 2.22 – УГП ІМС К572ПА1

Після чого поступає на оптрони, які забезпечують гальванічну розв’язку між низьковольтними ланцюгами живлення МП - системи та живленням ЦАП, де присутня напруга +10В та ±15В. Після оптронів 10 розрядів поступає на ЦАП(AD0 - AD09). Розряди АD10 та АD11 поступають на вхід аналогового ключа, щоб забезпечити вибір відповідного каналу приводу.

Рисунок 2.23 – УГП ІМС К534УД3

10. Розробка модуля цифрових виходів

Даний модуль необхідний для управління виконавчими реле. Для гальванічної розв'язки по живленню використовуваний по живленню використовуємо оптрони АОТ 110А. Оптрони застосовуються: для зв'язку блоків апаратура, між якою є значна різниця потенціалів; для захисту вхідних ланцюгів вимірювальних пристроїв від перешкод і наведень; і так далі

Структурна схема модуля цифрових виходів приведена рисунку 2.24.

Даний блок вибирається адресами Е005₁₆, або 1110000000000101₂, Е006₁₆ або 1110000000000110₂.

Схема використовується для виведення сигналів, що управляють, на об'єкт. Адреса поступає на селектор адреси (СА), робота якого описана вище, оскільки він використовується на клавіатуру, індикацію і пристрої сполучення з об’єктом управління. Після розшифровки адреси вибирається регістр даних, в нього заносяться дані і виводяться на об'єкт.

Регістр даних виконаний на двох К555ИР35.

Рисунок 2.24 - Структурна схема модуля цифрових виходів

ВИСНОВОК

У проекті представлена спеціалізована МЕОМ виконана на основі мікроконтролера. Розраховано адресний простір для заданих параметрів пам'яті машини, виконано проектування пам'яті машини відповідно до технічних умов на проектування. Розроблено модуль клавіатури та індикації для корегування роботи машини та відстеження її стану.

Розроблено модулі АЦП для перетворювання аналогових сигналів давачів в цифрові; блоку цифрових входів для відстеження стану електроавтоматики; блок контролера приводу, для керування приводами технологічного об’єкту та блоку цифрових виходів – для видачі сигналів керування на електроавтоматику технологічного об’єкта.

Процес проектування зажадав знання загальних принципів функціонування МЕОМ, принципів побудови пам'яті МЕОМ, пристроїв сполучення, знання елементної бази МЕОМ.

ПЕРЕЛІК ПОСИЛАНЬ

1. Нешумова К.А. «Електронні обчислювальні машини системи». Підручник для технікумів спец. ЕВТ – 2-е видання доповнене і перероблене. М.: Вища школа, 1989 – 366 стор.

2. «Програмування мікропроцесорних систем». Підручник П78 допомога для вузів. В.Ф. Шальгин, А.Е. Костін, В.М. Ілюшенко, П.А. Гимодєєв. Під редакцією В.Ф. Шальгина – М.: Вища школа, 1990 – 303 стор.

3. «Мікропроцесорні засоби і системи». Журнал: 2008, стор. 76-78.

4. Шило В.Л. Популярні цифрові мікросхеми: Довідник. – М.: Радіо і зв'язок, 1997. – 352 с.

5. Довгий А. Розрабока і відладка пристроїв на МК: журнал Радіо №№5-12 2001 №1 2002.

ДОДАТОК А Зміст курсового проекту та завдання до курсового проекту

Міністерство освіти і науки, молоді та спорту України

Дружківський технікум ДДМА

ЗАТВЕРДЖЕНО:

Голова циклової комісії

спеціальності 5.05050202

____________/Ю.В.Рудь/

ЗАВДАННЯ

до курсового проекту

з дисципліни «Основи дискретної автоматики,

МП техніки та програмування»

студенту групи ……….

П.І.Б

СПЕЦІАЛЬНІСТЬ 5.090231 Обслуговування верстатів з ПУ і РТК

ТЕМА ПРОЕКТУ «Розробити керуючу ЕОМ на сучасній елементній базі»

ВИХІДНІ ДАНІ:

ОЗП – __ кб;

ПЗП – __ кб;

індикація –___ індикаторів;

клавіатура – __ клавіш;

цифрові виходи – __шт;

входи– __шт.