2. 2. Розрахунок об’єму пам’яті
Об’єм пам’яті даних, який потрібно для обчислення ШПФ дорівнює VП = 2048 * 2 * 2 * 8 = 65536 біт (оскільки для кожного з 2048 відліків, обчислюється дійсна та уявна частина двох операндів з розрядністю 8 біт). Об’єм пам’яті дорівнює VП = 64КБ = 524288 біт. На рис.7 наведено карту пам’яті для збереження даних.
Рис. 7. Розміщення даних в пам’яті
3. Аналіз блок-схеми виконання заданої функції обробки сигналів та зображень на заданому типі процесора.
На рис. 8 наведена блок-схема роботи алгоритму 2048 точкового ШПФ.
Рис. 8. Блок-схема алгоритму 2048 точкового ШПФ
Таблиця 2. Біт-інверсне перетворення
Відліки |
Вхідна послідовність |
Біт-інверсія |
0 |
00000000000 |
00000000000 |
1 |
00000000001 |
10000000000 |
… |
… |
… |
2047 |
01111111111 |
11111111110 |
2048 |
10000000000 |
00000000001 |
Рис. 9. Граф алгоритму ШПФ
4. Розробка функціональної схеми
Процесор ШПФ складається із мікроконтролера, пам’яті типу flash, інтерфейсу UART, схем скиду та синхронізації. Функціональна схема наведена у додатку В.
Підключення пам’яті
Зовнішня пам’ять типу Flash підсистеми побудова з використанням модуля PSD4256G6V виробництва STMicroelectronics. Це пам’ять типу Flash, в якій зберігається програма, що завантажується при ввімкнені системи, або при апаратному скиді. Дана пам’ять має програмовані порти, що можуть використовуватися для збільшення кількості керуючих сигналів, замість дешифратора. 20-ти розрядні входи адрес пам’яті (ADIO[0-15], PC[0-3]) під’єднанні до відповідних сигналів шини адрес підсистеми. 16-ти розрядні виходи даних під’єднанні до відповідних ліній магістралі даних.
Підключення інтерфейсу
Інтерфейс UART використовує наступні лінії:
RX – лінія прийому;
ТХ – лінія передачі.
Призначення контактів
Всі контакти мікроконтролера ADSP-BF516F перераховані в таблиці 3.
Табл. 3 Перелік контактів
Назва контакту |
Ввід/Вивід |
Призначення |
Інтерфейс пам'яті ADDR19–1 DATA15–0 ABE1–0/SDQM1–0
|
Вивід Вв/Вив Вивід Ввід Вивід Вивід
|
Шина адрес для асинх./синх. доступу Шина даних для асинх./синх. доступу Дозвіл байту Шина запиту
|
Асинхронне управління пам'яттю
ARDY
|
Вивід Ввід Вивід Вивід Вивід |
Вибір набору Контроль готовністю обладнання Дозвіл виводу Дозвіл читання Дозвіл запису |
Синхронне управління пам'яттю
SCKE CLKOUT SA10
|
Вивід Вивід Вивід Вивід Вивід Вивід Вивід |
Рядок адреси строб Стовпець адреси строб Дозвіл запису Включення таймера Вивід таймера A10 контакт Вибір набору |
Таймери TMR0 TMR1/PPI_FS1 TMR2/PPI_FS2 |
Вв/Вив Вв/Вив Вв/Вив |
Таймер 0 Таймер 1 Таймер 2 |
Паралельний інтерфейс периферійних портів/GPIO PF0/
PF1/SPISEL1/TMRCLK PF2/SPISEL2 PF3/SPISEL3/PPI_FS3 PF4/SPISEL4/PPI15 PF5/SPISEL5/PPI14 PF6/SPISEL6/PPI13 PF7/SPISEL7/PPI12 PF8/PPI11 PF9/PPI10 PF10/PPI9 PF11/PPI8 PF12/PPI7 PF13/PPI6 PF14/PPI5 PF15/PPI4 PPI3–0 PPI_CLK |
Вв/Вив Вв/Вив Вв/Вив Вв/Вив Вв/Вив Вв/Вив Вв/Вив Вв/Вив Вв/Вив Вв/Вив Вв/Вив Вв/Вив Вв/Вив Вв/Вив Вв/Вив Вв/Вив Вв/Вив Ввід |
Програмований прап. 0/SPI Slave вибір входу Програмований прап. 1/SPI Slave вибір 1 Програмований прап. 2/SPI Slave вибір 2 Програмований прап. 3/SPI Slave вибір 3 Програмований прап. 4/SPI Slave вибір 4/PPI 15 Програмований прап. 5/SPI Slave вибір 5/PPI 14 Програмований прап. 6/SPI Slave вибір 6/PPI 13 Програмований прап. 7/SPI Slave вибір 7/PPI 12 Програмований прап. 8/PPI 11 Програмований прап. 9/PPI 10 Програмований прап. 10/PPI 19 Програмований прап. 11/PPI 18 Програмований прап. 12/PPI 17 Програмований прап. 13/PPI 16 Програмований прап. 14/PPI 15 Програмований прап. 15/PPI 14 PPI3–0 PII таймер |
Послідовні порти RSCLK0 RFS0 DR0PRI DR0SEC TSCLK0 TFS0 DT0PRI DT0SEC RSCLK1 RFS1 DR1PRI DR1SEC TSCLK1 TFS1 DT1PRI DT1SEC |
Вв/Вив Вв/Вив Ввід Ввід Вв/Вив Вв/Вив Вивід Вивід Вв/Вив Вв/Вив Ввід Ввід Вв/Вив Вв/Вив Вивід Вивід |
SPORT0 отримати послідовний таймер SPORT0 отримати кадрову синхронізацію SPORT0 отримати первинні дані SPORT0 отримати вторинні дані SPORT0 передати послідовний таймер SPORT0 передати кадрову синхронізацію SPORT0 передати первинні дані SPORT0 передати вторинні дані SPORT1 отримати послідовний таймер SPORT1 отримати кадрову синхронізацію SPORT1 отримати первинні дані SPORT1 отримати вторинні дані SPORT1 передати послідовний таймер SPORT1 передати кадрову синхронізацію SPORT1 передати первинні дані SPORT1 передати вторинні дані |
Порт SPI MOSI MISO SCK |
Вв/Вив Вв/Вив Вв/Вив |
Master вивід Slave ввід Master ввід Slave вивід Таймер SPI |
Порт UART RX TX |
Ввід Вивід |
UART отримувати UART передавати |
Таймер реального часу RTXI RTXO |
Ввід Вивід |
RTC ввід кристалу RTC вивід кристалу |
Порт JTAG TCK TDO TDI TMS
|
Ввід Вивід Ввід Ввід Ввід Вивід |
Таймер JTAG Послідовний вивід даних JTAG Послідовний ввід даних JTAG Вибір режиму JTAG JTAG Reset Емуляція виходу |
Таймер CLKIN XTAL |
Ввід Вивід |
Таймер/ввід кристалу Вивід кристалу |
Режим управління
NMI BMODE1–0 |
Ввід Ввід Ввід |
Reset Немасковане переривання Режим завантаження |
Регулятор напруги VROUT1–0 |
Вивід |
Зовнішній FET Драйвер |
VDDEXT VDDINT VDDRTC GND |
Жив Жив Жив Земля |
Вхідне/вихідне Електроживлення Електроживлення ядра Електроживлення таймера реального часу Зовнішня земля |
Схема скиду
На
початку роботи розробленого пристрою
відбувається скидання (reset) відразу
після подачі живлення. Початкове скидання
підсистеми відбувається при увімкненні
живлення за допомогою вузла скиду
встановленням низького рівня сигналу
.
Ця ж схема відповідає за генерацію
сигналу апаратного скиду, що відбувається
шляхом подання сингалу низького рівня
на лінію
впродовж 10 тактових інтервалів зовнішнього
27 МГц вібратора.
Рис. 10. Часова діаграма тактових імпульсів генератора і скидання схеми.
Схема синхронізації
Мікроконтролер BF533 здійснює керування робою системи і покращення якості зображення. Синхронізується за допомогою зовнішнього 27 МГц вібратора SG-8002CA-PCC-ND.
Рис. 11. Часова діаграма роботи вібратора 27 МГц.