15.1. Классификация триггеров

Триггер – это электронная схема, имеющая два устойчивых состояния, в которых она может находиться сколь угодно долго до прихода управляющего воздействия, Триггер – элементарная ячейка памяти, способная сохранять двоичную информацию (1 или 0), после снятия входного сигнала

Классификация:

1. По способу управления:

• асинхронные – выходной сигнал появляется одновременно с входным;

• синхронные (тактируемые) – выходной сигнал появляется только при совпадении во времени входного информационного сигнала с сигналом синхронизации.

2. По функциям:

• с раздельной установкой 1 и 0;

• с приёмом информации по одному входу;

• универсальный.

15.2. Асинхронный rs триггер

Рис. 15.1. Схематическое обозначение RS-триггера Входы: Set –Установка,. Reset- сброс	Рис. 15.2. Триггерная структура на различных типах логических элементов: а)И-НЕ , б)ИЛИ-НЕ

1. Единичный импульс на выходе S при нулевом состоянии R устанавливается или подтверждает 1 на выходе Q.

2. Единичный импульс R при нулевом состоянии входа S устанавливает или подтверждает на выходе Q ноль.

3. Нулевое состояние на обоих входах не изменяет состояние триггера (режим хранения информации)

4. Единичное состояние обоих входов в RS-триггере запрещено

Таблица 15.1.

Таблица истинности RS-триггера

S	R	Q
0	0	Q		Хранение
0	1	0	1
1	0	1	0
1	1	-	-	запрещено

Р ис. 15.3. Временные диаграммы работы RS-триггера

Асинхронным такой триггер называется потому, что состояние триггера изменяется непосредственно при появлении соответствующего сигнала на информационных входах.

Синхронный rs-триггер

В большинстве цифровых схем необходимо переключение всех её составляющих в определённый момент времени. Для этого в каждой микросхеме существует генератор тактовых импульсов, которые и осуществляют переключение. При этом добавляется третий синхронизирующий вход.

Таблица 15.2.

Таблица истинности синхронного RS-триггера

С	S	R	Q
↑	0	0	Q
↑	0	1	0	1
↑	1	0	1	0
↑	1	1	-	-

.

Рис. 15.4. Логическая структура синхронного RS-триггера

Состояние синхронного RS триггера изменяется при входных комбинациях R и S аналогично асинхронному RS-триггеру, однако необходимое условие для переключения является только в момент прихода тактового импульса

Рис. 15.5. Временные диаграммы работы синхронного RS-триггера

D -триггер

Рис. 15.6. Схематическое обозначение D-триггера

О н может быть получен из синхронного RS-триггера:

Рис. 15.7. Реализация D-триггера на основе синхронного RS-триггера

Приход тактового импульса при наличии 1 на входе D переключает триггер в состояние 1. Приход тактового импульса при нуле на входе D переключает триггер в состояние 0.В связи с такой особенностью, его называют триггером задержки, т.е. он переписывает состояние на входе D на выход с задержкой до прихода тактового импульса.

Рис. 15.8. Временные диаграммы работы D-триггера