7.1.2. Блок регістрів
Блок регістрів забезпечує короткочасне зберігання даних та адрес звернення до пам’яті. До складу блоку входять наступні регістри.
Кнопковий регістр Rкн призначений для завантаження та зберігання початкової адреси коду програми ПА=010h. Регістр Rкн реалізується на ІМС КМ1804ИР2. Кількість ІМС ИР2 визначається розрядністю фізичної адреси:
КRкн=nA/nИР2=16/8=2
Структура Rкн показана на рис.24.
Включенням регістра керує поле МК Rкн.
Рис.24
Регістри даних RDI/RDO служать для прийому/видачі з пам’яті/в пам’ять відповідно. Реалізуються на ІМС КМ1804ИР2. Кількість ІМС становить 24/8=3. Керування функціями RDI/RDO виконують відповідні поля МК.
Регістр адреси RA призначений для прийому з БОД адреси, її зберігання та подачі на шину адресу. Розрядність RA=nA=16. Кількість ІМС: 16/8=2. Регістром керує відповідне поле МК.
Рис.25
Поле МК “RG” має таку структуру:
6 |
RG |
0 |
||||||||||
Rкн |
5 |
RDI |
4 |
3 |
RDO |
2 |
1 |
RA |
0 |
|||
EN |
WR |
EN |
WR |
EN |
WR |
EN |
||||||
7.1.3. Блок обробки даних бод
Блок призначений для обробки даних та адресної інформації. Реалізується на ВІС ВС1 та ВР1. Кількість ВІС ВС1 визначається як max{n, nA}. Так як n=24 і nA=16, то число ВІС ВС1
КВС1=n/nВС1=]24/4[=6
Для прискорення розповсюдження переносу між ВІС ВС1 використовується ВІС ВР1.
Для зберігання ознак N, NZ , Z, T служить регістр стану RGC. Релізується на ІМС ИР2.
Для виконання операцій “*” та ”/” необхідна відповідна комутація виводів ВІС ВС1, яка показана на рис.26.
“1”
Рис.26
Мікрокоманда керування блоком обробки даних має структуру:
24 БОД 0 |
||||||||
24 \ ВС1 2 |
МК1 1 |
МК2 0 |
||||||
8 І 0 |
3 A 0 |
3 B 0 |
3 C 0 |
СІ |
EN |
|||
7.2. Пам’ять
7.2.1. Оперативна пам’ять
Оперативна пам’ять має організацію (48Кх24).Реалізується на динамічних ІМС К132РУ10А з організацією (64Кх1).
Визначимо організацію ЗМ. Він має площинну організацію t x s,
де t – кількість рядків, s – кількість стовпчиків.
t x s = 48Кх24 / 64Кх1 = 1 х 24, t = 1, s = 24.
Функціональна схема RAM мікрокомп’ютера показана на рис.27.
Рис.27
7.2.2. Постійна пам’ять
Постійна пам’ять має організацію (16Кх24). Реалізується на ВІС КМ555РР4, що мають організацію (8Кх8). Визначимо організацію ЗМ. Він має площинну організацію t x s, де t – кількість рядків, s – кількість стовпчиків.
t x s = 16Кх24 / 8Кх8 = 2 х 3, t = 2, s = 3.
Функціональна схема ROM зображена на рис.28.
Рис.28
7.2.3. Дешифратор ПВВ.
Дешифратор DC ПВВ реалізується на ІМС КР1533ИД3.
7.2.4. Дешифратор DC АП.
Функціональна схема дешифратора DC АП показана на рис.2. Для його реалізації в КП використовуються логічні елементи серії КР1533.
7.3. Генератор тактових імпульсів (ГТІ).
В мікрокомп’ютері ГТІ реалізується на ВІС КМ1804ГГІ, що дозволяє отримувати на своїх виходах розподілені в просторі і часі послідовності тактових імпульсів CLK1, CLK2. На рис.29 представлена схема підключення кварцового генератора та
керування ГТІ. Входи “START” i “HLT” використовуються для виставлення режимів роботи ГТІ “Робота” та “Призупинення”.
Рис.29
Генерація тактових імпульсів CLK1, CLK2 виконується в режимі “Робота”. Такий режим задається в полі МК “ГГІ” значеннями сигналів MST=1, MHT=0. Режим “Призупинення” (зняття CLK1-CLK3) установлюється значеннями MST=0, MHT=1.