8. Принципова схема мікрокомп’ютера 33
9. Формат мікрокоманди 33
10. Закодована мікропрограма мікрокомп’ютера 33
11. Друкована плата 34
Висновки 35
Список використаних джерел 36
Вступ
Завданням даного курсового проекту було спроектувати спеціалізований мікрокомп’ютер.
Процес проектування буде розділений на два етапи: архітектурний та технічний. На архітектурному етапі буде розроблений алгоритм рішення задачі, визначена система команд, розроблений алгоритм функціонування мікрокомп’ютера, розроблені мікропрограми арифметичних, логічних операцій та основних тактів, розроблена структура мікрокомп’ютера, а також вибрані оптимальні мікросхеми для їх реалізації. Результатом технічного етапу буде принципова схема.
.
Система команд мікрокомп’ютера
Схема алгоритму рішення задачі
Задача F=Sh(Z1*Z2) відноситься до класу науково-технічних. Для
обчислення функції Sh використовується степеневий ряд:
Схема алгоритму рішення задачі наведена нижче і деталізована до арифметичних операцій (операторів присвоювання). Зі схеми випливає такий набір арифметичних операцій: { + , * , / }.
Програма задачі в змістовній формі
Програма задачі наведена в табл. 1. З неї випливає система операцій мікрокомп’ютера:
{ + , * , / , JNZ , HLT}.
Отже, загальне число машинних операцій М=5.
Таблиця 1
№ |
КОП |
А1 |
А2 |
A3 |
1 |
* |
Z1 |
Z2 |
R1 |
2 |
* |
R1 |
R1 |
R1 |
3 |
+ |
k |
k |
R2 |
4 |
+ |
R2 |
<1> |
R3 |
5 |
* |
R2 |
R2 |
R3 |
6 |
/ |
R1 |
R3 |
R3 |
7 |
* |
R3 |
Uk-1 |
Uk |
8 |
+ |
Uk |
<0> |
Uk-1 |
9 |
+ |
∑Uk |
Uk |
∑Uk |
10 |
+ |
k |
<1> |
k |
11 |
JNZ |
3 |
- |
- |
12 |
+ |
U0 |
∑Uk |
F |
13 |
HLT |
- |
- |
- |
Розподіл адресного простору пам’яті
Адресний простір пам’яті АП=64Ксл розподіляться для розміщення підмножин адрес RAM, ROM та ПВВ.
Підмножина адрес RAM
NRAM=48Kсл, nA RAM=]log248K[=16; число шістнадцяткових цифр в адресі дорівнює 16/4 = 4.
Діапазон адрес RAM (0000h – BFFFh).
Підмножина адрес ROM
NROM=4Ксл, nA ROM=]log24K[=12; число шістнадцяткових цифр в адресі дорівнює 12/4 = 3.
Діапазон адрес RОM (000h – FFFh).
Підмножина адрес ПВВ
NПВВ=32, nA ROM=]log232[=5
Діапазон адрес ПВВ (00h – 1Fh).
Адресний простір АП=64Ксл. Необхідна розрядність адреси:
nA АП=]log264K[=16; число шістнадцяткових цифр в адресі дорівнює
16/4 = 4.
Діапазон адрес АП (0000h – FFFFh).
Можливий розподіл АП пам’яті показаний на рис. 1. Максимальне значення адрес пам’яті: Amax=D01Fh. Цьому значенню відповідає довжина двійкової фізичної адреси коду n=16. Таким чином, адресна шина мікрокомп’ютера має 16 ліній.
0000h
BFFFh
C000h
CFFFh
D000h
D01Fh
FFFFh
RAM
ROM
ПВВ
Рис. 1
Такому розподілу АП пам’яті відповідає структурна схема вибору RAM, ROM, ПВВ, що зображена на рисунку 2.
Рис. 2