§ 4.3. Структура и особенности работы

интегральных триггеров.

7. RS-триггеры.

Структура такого асинхронного RS-триггера с прямыми статическими входами приведена на рис. 4.1, а условное графическое изображение – на рис. 4.4.

В ыполним в качестве примера анализ работы указанного триггера хотя бы для одного случая. Анализ работы любого устройства последовательностного типа, в отличие от комбинационных ЦУ, имеет одну особенность: в первую очередь нужно знать, какие сигналы удерживались (сохранялись) на выходах устройства в предшествующий анализу момент времени (в предыдущем тактовом интервале), а уже затем следует подавать сигналы на входы.

Предположим, что триггер находится в состоянии 0. Тогда на его прямом выходе удерживается уровень логического 0, а на инверсном – 1, что и покажем на рис. 4.5.

С игнал 0 с прямого входа будет действовать на верхний вход элемента В, а сигнал 1 с инверсного выхода – на нижний вход элемента А, что тоже покажем на рис. 4.5.

На входе R обеспечим пассивный уровень логического 0 (пассивным здесь будет 0, а активным – 1, так как входы прямые статические).

Подадим на вход S активный сигнал 1. При этом сразу же срабатывает элемент В, на выходе которого устанавливается уровень логического 0 вместо бывшей ранее 1 (это переключение на рис. 4.5 показано стрелкой). Этот сигнал 0 с выхода элемента В поступает на нижний вход элемента А (переключение уровня сигнала на этом входе с 1 до 0 также показано стрелкой на рис. 4.5), который в свою очередь срабатывает и на его выходе устанавливается уровень логической 1 вместо бывшего ранее 0 (и это переключение показано стрелкой на рис. 4.5).

Указанная 1 с выхода элемента А передается на верхний вход элемента В (на рис. 4.5 изменение уровня сигнала на верхнем входе элемента В с 0 до 1 показано стрелкой), но это уже не приводит к изменению сигнала на выходе данного элемента: как был ранее 0, так он и останется.

В результате на прямом выходе триггера установился уровень логической 1 (а на инверсном – 0). Причем нетрудно убедиться, что при снятии активного сигнала 1 со входа S (при установке на входе S пассивного сигнала 0) ничего не изменится, то есть установленные на выходах уровни сигналов сохраняются.

Вывод: при подаче на вход S (вход установки) активного сигнала триггер действительно устанавливается в состояние 1 (на его прямом выходе устанавливается уровень логической 1), о чем и говорилось в § 4.1.

Поэтому основной особенностью RS-триггеров является нежелательность (и даже прямой запрет) одновременной подачи активных сигналов на оба входа, так как, повторяем, в этом случае заранее неизвестно, какой уровень сигнала установится на выходе.

8. JK-триггеры.

Как правило, выпускаются синхронными с прямыми статическими входами J и К. Структура и условное графическое изображение приведены на рис. 4.8.

Главная особенность JK-триггеров: здесь, в отличие от RS-триггеров, допускается одновременная подача активных сигналов на оба входа. В этом случае при наличии активного разрешающего сигнала на входе С триггер срабатывает как счетный Т, то есть переключается в другое состояние. Отсутствие запрещенных комбинаций входных сигналов объясняется наличием двойной обратной связи (во внутреннем RS-триггере, а также соединение выходов со входными элементами И) и позволяет отнести такой триггер к типу универсального.

3. D-триггеры.

Практически всегда выпускаются синхронными со статическим входом D. Принцип построения и условное графическое изображение приведены на рис. 4.10.

П утем несложного анализа выясняется, что при наличии разрешения на входе С подача любого сигнала на вход D приводит к установлению такого же уровня на выходе Q. Отсюда и следует главная особенность D-триггеров: для входа D любой (и 0, и 1) сигнал является активным, то есть способным изменить состояние триггера.

4. Т-триггеры.

Специальные микросхемы триггеров практически не выпускаются, так как в качестве счетных триггеров можно использовать имеющиеся в широком ассортименте микросхемы синхронных JK- и D-триггеров с динамическим управлением.

П рименение D-триггера в качестве счетного показано на рис. 4.11а. Каждому учащемуся несложно убедиться, что здесь каждый поступающий на вход Т активный сигнал (в данном случае положительный перепад напряжения, так как вход С прямой динамический) переключает триггер в противоположное состояние. Существенным недостатком такой реализации Т-триггера является отсутствие синхронизирующего входа С, то есть триггер получается неуправляемым. Этот недостаток устраняется при использовании JK-триггера.

Применение JK-триггера в качестве счетного показано на рис. 4.11b. Здесь при наличии активного уровня сигнала на входе Т (в данном случае 1, так как входы J и К прямые статические) этот сигнал одновременно действует и на входе J, и на входе К. Поэтому при подаче активного разрешающего сигнала на вход С (в данном случае отрицательного перепада напряжения, так как вход С инверсный динамический) триггер срабатывает как счетный, то есть переключается в другое состояние.

Вход С можно использовать в качестве счетного Т, а объединенные входы J и К – в качестве разрешающего С, но тогда вход Т будет динамическим, а вход С – статическим.

Микросхемы интегральных триггеров.

Интегральные триггеры имеют как самостоятельное значение и выпускаются в виде отдельных микросхем, так и входят составной частью в микросхемы других ЦУ. Если интегральные триггеры выпускаются в виде самостоятельных микросхем, то в третьей группе их маркировки имеют первую букву Т, а вторая буква указывает вид содержащихся в микросхеме триггеров: ТР – RS-триггеры; ТВ – JK-триггеры; ТМ – D-триггеры.

Для примера рассмотрим подробно микросхему КР1533ТВ6 (аналог - микросхема SN74LS107 фирмы "Texas Instruments"), изображенную на рис. 4.15.

М икросхема содержит два синхронных (имеющих вход СLK) JK-триггера с дополнительными асинхронными входами R для сброса.

П р и м е ч а н и я.

• часто такие асинхронные дополнительные входы R для сброса (в ноль) обозначаются в микросхемах CLR от английского clear – очищать;

• иногда микросхемы кроме асинхронного дополнительного входа R (CLR) имеют еще дополнительные асинхронные входы установки (единицы) S, которые в этом случае часто обозначаются PRE от английского preset – заранее устанавливать, задавать.

Реальная структура одного такого триггера приведена на рис. 4.16.

Укажем сначала для напоминания назначение всех входов:

J – синхронный вход установки (единицы);

К – синхронный вход сброса (в ноль);

СLK – синхронизирующий вход. Подача активного сигнала на такой вход дает разрешение на срабатывание триггера, при этом жестко определяя момент его срабатывания. Такой сигнал называется тактовым сигналом, сигналом синхронизации или просто синхросигналом.

CLR – асинхронный вход сброса (в ноль). На рис. 4.15 этот вход отделен чертой от остальных входов (в том числе от входа СLK). Понятие асинхронного входа в данном случае заключается в следующем: вход СLK для него не является разрешающим, то есть при подаче на вход CLR активного сигнала на выходе триггера устанавливается 0 независимо от наличия или отсутствия активного сигнала на входе СLK, причем остальные входы триггера (J, К и СLK) блокируются. Каждый учащийся может убедиться в этом сам, проанализировав работу триггера по схеме рис. 4.16 для данного случая.

Теперь укажем способы управления для всех входов:

J и К – входы прямые статические, поэтому для них активным сигналом является 1. Подчеркиваем: для входа J активным сигналом является 1 не потому, что это вход установки (единицы), а потому что он прямой статический!

CLR – вход инверсный статический, поэтому для него активным сигналом является 0.

СLK – вход динамический инверсный, поэтому для него активным сигналом является отрицательный перепад напряжения, дающий не только разрешение на срабатывание триггера, но и жестко определяющий момент его срабатывания!

Рассмотрим примеры срабатывания данной микросхемы.

Пример 1. Триггер (один из триггеров микросхемы) находится в состоянии 1. Указать значения сигналов на входах триггеров, при которых на его прямом выходе установится 0.

Очевидно, это можно сделать, воспользовавшись либо асинхронным входом сброса (в ноль) R, либо синхронным входом сброса (в ноль) К. Разберем оба варианта.

О твет 1 (рис. 4.17). Если триггер находится в состоянии 1, то на его прямом выходе Q удерживается уровень логической 1, а на инверсном - уровень логического 0. Подаем на вход сброса (в ноль) R активный сигнал 0 (напомним, что здесь активным сигналом является 0, так как указанный вход инверсный статический), и на прямом выходе триггера Q устанавливается 0 независимо от наличия или отсутствия разрешающего сигнала на входе С, так как вход R – асинхронный. Входы J, С и К при этом блокируются, поэтому значения сигналов здесь безразличны.

О твет 2 (рис. 4.18). Подадим на вход сброса (в ноль) К активный сигнал 1 (вход прямой статический). Так как здесь не требуется установки (единицы), то на входе установки (единицы) J следует установить пассивный уровень логического 0. Но в данном случае на вход J можно подать и активный сигнал логической 1: при этом активные сигналы 1 будут одновременно действовать на входах J и К; и триггер (см. пункт 4 предыдущего параграфа) будет переключаться в противоположное состояние, то есть из 1 в 0 (что нам и требуется). После установки нужных уровней сигналов на входах J и К подаем сигнал разрешения на вход С: так как этот вход инверсный динамический, то для него активным сигналом является отрицательный перепад напряжения. На асинхронном входе R следует установить пассивный уровень логической 1, иначе нужные нам в данном случае входы К и С (а также вход J) будут блокированы.

Контрольные вопросы:

1.Дать определение ИТ.

2.Классификация ИТ.

3.Какие существуют способы управления ИТ?

4. Указать правильную маркировку микросхем RS-триггеров.

1. РУ. 2. ТР. 3. ТМ. 4. ИМ. 5. ИЕ.

The glossary

Қазақша	Орысша	Ағылшынша
D-триггер	D-триггер	D-триггер
JK-триггер	JK-триггер	JK flip-flop
MS-триггер	MS-триггер	MS (master-slave) flip-flop
Т-триггер	Т-триггер	clock interval
удерживать, сохранять , не менять (то же состояние	удерживать, сохранять , не менять (то же состояние	hold, no change

Задание для СРСП

1. Интегральные триггеры. Использование ИМС интегральных триггеров в технике связи. Л.1, стр.114-115.

2. MS-триггеры.Л1,стр.115.

ЛЕКЦИЯ 9. Регистры.

Регистр – это цифровое устройство, основным назначением которого является хранение информации. Любой регистр может хранить информацию в виде одного кодового слова. Обнаружить регистры можно практически во всех блоках любой цифровой аппаратуры.

Количество триггеров в регистре определяется разрядностью кодовых слов, которые должны хранится в данном регистре. Регистры могут работать в трех основных режимах: ввод (запись, загрузка, прием), хранение и вывод (выдача) информации. По принципу построения и функционирования регистры делятся на две основные группы: параллельного и последовательного действия.

Микросхемы регистров. Временные диаграммы.

Микросхемы регистров имеют в маркировке буквы: ИР. Рассмотрим для примера микросхему четырехразрядного универсального реверсивного сдвигающего регистра К555ИР11 (аналог - микросхема SN74LS194N фирмы "Texas Instruments"), изображенную на рис. 4.24.

Укажем назначение выводов:

A, B, C, D – информационные входы для параллельной записи.

SR, SL – информационные входы для последовательной записи со сдвигом вправо (SR) и влево (SL).

CLK – синхронизирующий вход.

CLR – асинхронный вход сброса (в ноль).

S0, S1 – входы выбора режима работы (см. табл. 4.2, извлеченную из справочника).

Табл. 4.2

S1	S0	Режимы работы
0	0	хранение
0	1	последовательный со сдвигом вправо
1	0	последовательный со сдвигом влево
1	1	параллельный

Q A, QB, QC, QD – выходы.

Внимание! В этой и других подобных микросхемах установка одного режима работы с помощью этих сигналов приводит к автоматическому отключению системой управления других ее режимов.

Упрощенная логическая структура данной микросхемы имеет вид, изображенный на рис. 4.25.

Рассмотрим все возможные режимы работы микросхемы К555ИР11 на конкретных примерах.

Пример 1. Указать значения сигналов на всех выводах микросхемы для обеспечения сброса (в ноль). Ответ приведен на рис. 4.26.

Очевидно, что в результате выполнения указанной операции на всех выходах Q должны устанавливаться уровни логического 0. Для этого достаточно подать активный сигнал 0 на асинхронный вход сброса CLR. При этом все остальные входы.

Контрольные вопросы:

1. Основное назначение регистра.

2. Какие элементы являются основой структуры любого регистра и почему?

The glossary

Қазақша	Орысша	Ағылшынша
регистр		register
	ниверсальный регистр	universal register
		recording
сақтау режимі		standby mode
информацияны жазу		recording

Задание для СРС

1. Назначение, классификация. Принципы построения и функционирования регистров параллельного и последовательного действия. Л.1, стр.125.

2. Регистровые файлы. Л.1,стр.125.

Задание для СРСП

Задается микросхема конкретного регистра.

В каких режимах может работать заданный регистр?

Назначение всех входов этого регистра.

В зависимости от типа заданного регистра проставить значения сигналов на всех его входах и выходах для обеспечения:

• сброса в ноль;

• перехода в Z-состояние.

Указать значения сигналов на всех входах и выходах микросхемы для параллельной загрузки в регистр заданного кодового слова.