Лекция 7-8. Раздел 3. Последовательностные цифровые устройства. Интегральные триггеры.

Основой структуры любых последовательностных ЦУ являются элементы памяти, получившие название интегральных триггеров.

Л юбой интегральный триггер – это простейший элемент памяти, способный запомнить и сохранить 1 бит информации: один 0 или одну 1 (термин "бит" произошел от английского binary digit – двоичный разряд, знак, цифра). Соответственно имеет два устойчивых состояния: 0 и 1. В одном состоянии на прямом выходе (см. ниже) триггера удерживается 0, в другом – 1 даже при сбросе активных сигналов на всех его входах. Любой интегральный триггер имеет два комплементарных выхода (см. рис. 4.1): прямой и инверсный .

Интегральные триггеры могут иметь входы следующего назначения:

R (reset), K – входы сброса (в ноль). При подаче активного сигнала на такой вход триггер устанавливается в состояние 0, то есть на его прямом выходе устанавливается уровень логического 0.

S (set), J – входы установки (единицы). При подаче активного сигнала на такой вход триггер устанавливается в состояние 1, то есть на его прямом выходе устанавливается уровень логической 1.

D (data) – информационный вход. На прямом выходе триггера устанавливается такой же сигнал, какой подается на вход D.

Т (complementing) – счетный вход. При подаче активного сигнала на такой вход триггер переключается в другое состояние, то есть тот уровень сигнала, который удерживался на выходе триггера в предыдущий момент времени, меняется на противоположный.

С или CLK (clock) – синхронизирующий вход. Подача активного сигнала на такой вход дает разрешение на срабатывание триггера, причем жестко определяя момент срабатывания . Триггеры, имеющие вход С, называются синхронными, не имеющие такого входа – асинхронными. Асинхронные триггеры практически встречаются редко.

Управление интегральными триггерами.

По способу управления входы интегральных триггеров могут быть статическими и динамическими, для которых активным сигналом является импульс (точнее, фронт импульса, то есть перепад напряжения на входе с уровня логического 0 до уровня логической 1 или наоборот).

Динамические входы могут быть:

1. Прямые динамические, для которых активным сигналом является положительный перепад напряжения (передний фронт положительного импульса) от уровня логического 0 до уровня логической 1 в момент t₁ (см. рис. 4.2а). В технической и справочной литературе такой активный сигнал принято обозначать: _|¯ , ↑ или Р (positive-going edge - положительный перепад).

Т ри допустимых стандартом изображения этих входов приведено на рис. 4.2b.

2. И нверсные динамические, для которых активным сигналом является отрицательный перепад напряжения (задний фронт положительного импульса) от уровня логической 1 до уровня логического 0 в момент t₁ (см. рис. 4.3а). В технической и справочной литературе такой активный сигнал принято обозначать: ¯|_ , ↓ или N (negative edge - отрицательный перепад) - Три допустимых стандартом изображения этих входов приведено на рис. 4.3b.

Динамическими, как правило, делают синхронизирующие входы С. В этом случае соответствующий перепад напряжения (перепад логических уровней) на таком входе дает разрешение на срабатывание триггера, а момент перепада t₁ жестко определяет момент срабатывания триггера.