- •Лекция 1. Основы цифровой техники.
- •Лекция 2. Синтез кцу
- •Лекция 3. Шифраторы. Дешифраторы.
- •Синтез и анализ работы шифраторов на микросхемах логических элементов.
- •1 Элемент 5и-не.
- •Контрольные вопросы:
- •Лекция 4-5. Преобразователи кодов. Мультиплексоры и демультиплексоры.
- •Контрольные вопросы:
- •Лекция 6. Сумматоры. Цифровые компараторы. Арифметическо-логические устройства (алу).
- •Лекция 7-8. Раздел 3. Последовательностные цифровые устройства. Интегральные триггеры.
- •§ 4.3. Структура и особенности работы
- •Лекция 10-11. Счетчики.
- •Лекция 12. Запоминающие устройства.
- •Лекция 13-14. Системы управления.
- •Лекция 15. Общие сведения о микропроцессорах (мп) и микропроцессорных системах (мпс).
- •§ 5.4. Структура и назначение основных узлов микропроцессора серии кр580.
- •Форматы команд.
- •Система команд.
- •Способы адресации.
- •Разработка линейных программ.
- •5. Число "а" из озу
- •7. Вычитание без переноса
- •Микроконтроллеры.
- •1. Структура и назначение основных узлов микропроцессора серии кр580.
- •Практическая работа №1 «Анализ работы логических элементов»
- •Практическая работа №2 «Синтез и анализ работы кцу в базисе и,или,не»
- •Практическая работа № 4 «Синтез и анализ работы шифратора»
- •Практическая работа № 5 «Синтез и анализ работы дешифратора»
- •Практическая работа № 6-7 «Синтез и анализ работы преобразователя кодов»
- •Практическая работа № 10-11 «Синтез счетчика с параллельным переносом»
- •Практическая работа № 12-13 «Построение зу заданной емкости и разрядности»
- •Практическая работа № 14-15 «Синтез и анализ работы уу со схемной логикой»
- •Приложение 1. Справочный материал по микросхемам
- •Сумматор, компаратор, схема контроля ч етности, алу и схема ускоренного переноса.
- •И нтегральные триггеры.
- •Регистры и регистровые файлы.
- •Счетчики.
- •10. Запоминающие устройства.
Регистры и регистровые файлы.
Рис. 48 (с. 135-139). Четырехразрядный универсальный регистр.
Рис. 49. Восьмиразрядный
регистр с параллельной и последовательной
загрузкой, и последовательным выводом.
А…Н – информационные входы для
параллельной записи, SER
(от английского serial
– последовательный) – информационный
вход для последовательной записи со
сдвигом вправо. Сигнал на входе
(SH от английского
shift
– сдвиг, LD от английского
load
– загрузка) определяет режим работы
регис
тра:
последовательную работу со сдвигом
вправо при 1 и параллельную загрузку
п
ри
0. Пассивный уровень сигнала на входе
INH (от английского
inhibit
– запрещать) блокирует синхросигнал
на входе CLK, и состояние
регистра не меняется.
Рис. 50. Четырехразрядный регистр D-типа с тремя состояниями выходов и асинхронным сбросом. Вывод информации из регистра осуществляется только при наличии активных уровней на входах M, N. Подача пассивного сигнала хотя бы на один из этих входов переводит выходы микросхемы в Z-состояние, но без нарушения остальных режимов работы! То есть, в это время можно производить параллельную запись информации, ее сброс и хранение. Запись производится только при наличии активных уровней на обоих входах G по синхросигналу на входе CLK. Если хотя бы на одном входе G пассивный сигнал, то регистр переходит в режим хранения.
Рис. 51. Восьмиразрядный универсальный регистр. Назначение входов S0, S1; SR, SL; CLR, CLK такое же, как в микросхеме К555ИР11. Выводы DQ используются в качестве информационных входов при параллельной загрузке и в качестве выходов – при параллельном выводе информации. Вывод информации из регистра осуществляется только при наличии активных уровней на входах 1G, 2G. Подача пассивного сигнала хотя бы на один из этих входов переводит выходы микросхемы в Z-состояние, но без нарушения остальных режимов работы! То есть, в это время можно производить параллельную запись информации, сдвиг вправо и влево, ее сброс и хранение. При выводе информации в последовательной форме со сдвигом вправо выходом является QH, со сдвигом влево – QA.
Рис. 52. Восьмиразрядный регистр с последовательной записью, параллельным выводом и асинхронным сбросом. В качестве информационного входа для последовательной загрузки со сдвигом вправо можно использовать любой из входов А, В, но при этом на втором входе должен поддерживаться постоянный активный уровень.
Рис. 53 (с. 139,140). 4 х 4 регистровый файл с тремя состояниями выходов.
Счетчики.
Р
ис.
54 (с. 143,144). Четырехразрядный двоичный
суммирующий счетчик.
Рис. 55 (с. 151,152). Двоично-десятичный суммирующий счетчик.
Рис. 56 (с. 155). Двоично-десятичный реверсивный счетчик.
с
.
57. Четырехразрядный двоичный реверсивный
счетчик. Назначение его выводов и принцип
функционирования практически такие
же, как в микросхеме КР1533ИЕ6, только на
выходе окончания счета в режиме
суммирования СО устанавливается активный
уровень при достижении конца счета в
режиме суммирования, когда на выходах
QA,QB,QC,QD появляется код 1111 последнего
числа цикла – 15.
