Схемотехника интегральных логических элементов

Схема РТЛ (резистивно-транзисторная логика) – рис. 24.Если на входах Х1=Х2=0, транзисторы закрыты, на выходе высокий уровень Y=1.Открытие одного из транзисторов понизит потенциал на выходе.

Схема ДТЛ (диодно-транзисторной логики) показана на рис. 23. Если на оба входа подан высокий положительный потенциал (X₁ = X₂ = 1), то входные диоды (D1, D2) будут закрыты, ток от плюса источника питания потечет через D₃ и D₄ в базу npn-транзистора. Транзистор переходит в режим насыщения; при этом напряжение коллектора уменьшается до величины остаточного напряжения, т.е.Y = 0.

Если хотя бы на одном входе низкий уровень (например, X₁ = 0), то входной диод D1 открыт и ток течет от плюса источника в цепь предыдущего элемента (коллектор предшествующей схемы). Поскольку напряжение на открытом диоде падает В, на базе транзистора с учетом диодов D₃ и D₄ будет отрицательный потенциал. Транзистор закрыт, напряжение коллектора почти равно напряжению питания Е, т.е. Y = 1. Таким образом, схема ДТЛ выполняет логическую операцию И–НЕ. Размах логического сигнала и практически не зависит от нагрузки, т.к. ток нагрузки втекает в коллектор через диоды последующей схемы. Нагрузочная способность ДТЛ n=10, время задержки нс. Недостаток – много диодов, которые занимают большую площадь на подложке.

ТТЛ (транзисторно-транзистор­ная логика). Схема ТТЛ со сложным инвертором показана на рис.22.

Принцип схож с ДТЛ, в качестве входных диодов используются эмиттерные переходы многоэмиттерного транзистора Т1(при Х1=Х2=0 они включены прямо и открыты), а роль диода смещения выполняет коллекторный переход (Х1=Х2=0 он закрыт, вместе с Т2 и Т4). Многоэмиттерный транзистор занимает гораздо меньшую площадь, чем соответствующее количество диодов в схеме ДТЛ. Нагрузочная способность n  10, время задержки нс. При Х1=Х2=0 Т3 открыт, на выходе высокий уровень напряжения (1). В случае Х1=Х2=1, Эмиттерные переходы МЭТ закрываются, открывается коллекторный переход МЭТ и транзисторы Т2 и Т4. Ток через R2 будет протекать через открывшиеся транзисторы Т2 и Т4, поэтому Т3 останется закрытым. Высокое напряжение =Е установится на коллекторе Т3, но т.к. он закрыт , то на выходе (эмиттерном переходе Т3) установится низкий потенциал Y=0.

Эмиттерно–связанная логика (ЭСЛ). Принципиальная схема показана на рис.21. Схема с 2-мя выходами, выполняющими различные логические операции. При подаче Х1=Х2=0 транзисторы Т1 и Т2 закрыты, поэтому высокий уровень напряжения прикладывается к Т4 и он открывается, поэтому на выходе Y1 формируется высокий уровень напряжения. Если один из транзисторов Т1 и Т2 откроется, то Т4 останется закрытым и на выходе Y1 будет низкий потенциал. Транзистор Т₃ совместно с любым из входных транзисторов образуют переключатель тока. Схема переключателя тока аналогична схеме дифференциального усилителя, но на базу Т₃ подано постоянное напряжение смещения , при котором Т₃ открыт и находится в активном режиме, если на базе Т₁ и Т₂ низкое напряжение. Если же напряжение на базе входного транзистора немного (на 0,1...0,15 В) выше или ниже Еб, весь ток переключается соответственно в Т₁ (Т₂) и они открываются , а напряжение на базе Т ₃ понижается и он закрывается. Напряжение от ИП прикладывается к транзистору Т5, он открывается и на выходе Y2 формируется высокий уровень потенциала. Эмиттерные повторители на транзисторах Т₄ и Т₅ обеспечивают согласование входных и выходных уровней последующего и предыдущего логических элементов. Схемы ЭСЛ обеспечивают малое время задержки нс. Как видно из схемы, на одном из выходов выполняется логическая операция ИЛИ, а на другом – ИЛИ–НЕ.