Счетчики

Счетчики (рис.15) представляют собой более высокий, чем регистры, уровень сложности ЦИМС, имеющих внутреннюю память. В основе любого счетчика те же триггеры, которые образуют и регистры, но в счетчиках триггеры соединены более сложными связями, в результате чего их функции - сложнее, и на их основе можно строить более сложные устройства, чем на регистрах. Внутренняя память счетчиков - оперативная, то есть ее содержимое сохраняется только до тех пор, пока включено питание схемы. С приходом каждого нового входного импульса двоичный код на выходе счетчика увеличивается (или уменьшается) на единицу. Количество комбинаций выходных сигналов, снимаемых с выходов всех триггеров, а соответственно и максимальное число подсчитанных импульсов N оценивается формулой 16, где m-количество последовательно включенных триггеров (число разрядов счетчика). Максимальное число, которое может счетчик подсчитать называется или коэффициентом (модулем) счета. При подаче на вход непрерывной последовательности импульсов с частотой f_вх на его выходе будем иметь последовательность, имеющую частоту f_вых (формула 17). Такие счетчики выполняют функцию деления частоты (рис.21 и 22). Меткой счетчиков служат буквы СТ, после которых указывают цифру, характеризующую модуль счета (2-двоичные (рис.18-21),10-десятичные). Срабатывать счетчик может по отрицательному фронту(рис.18,21) входного (тактового) сигнала или по положительному фронту(рис.19,20). Каждый выход счетчика представляет собой разряд двоичного кода, причем разряд, переключающийся чаще других (по каждому входному импульсу), будет младшим, а разряд, переключающийся реже других, - старшим. Счетчик может работать на увеличение выходного кода по каждому входному импульсу; это основной режим, имеющийся во всех счетчиках, он называется режимом прямого счета. Счетчик может также работать на уменьшение выходного кода по каждому входному импульсу; это режим обратного или инверсного счета, предусмотренный в счетчиках, называемых реверсивными (рис.23 вычитающий счетчик с последовательным переносом; JK-триггеры работают в режиме Т-триггера). 4-разрядный двоично-десятичный счетчик в режиме прямого счета будет считать от 0 (код 0000) до 9 (код 1001), а затем снова от 0 до 9. А 8-разрядный двоично-десятичный счетчик

Выходы				Режим работы
R	___ WR	+1	-1
1	Х	Х	Х	Сброс в нуль
0	0	Х	Х	Параллельная запись
0	1	1	1	Хранение
0	1	0	0	Хранение
0	1	0 1	1	Прямой счет
0	1	1	0 1	Обратный счет

Входной импульс	Т1	Т2	Т3	Т4
	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	1	1	0	0
4	0	0	1	0
5	1	0	1	0
6	0	1	1	0
7	1	1	1	0
8	0	0	0	1
8*	0	1	1	1
9	1	1	1	1
10	0	0	0	0

будет считать от 0 (код 0000 0000) до 99 (код 1001 1001). При инверсном счете двоично-десятичные счетчики считают до нуля, а со следующим входным импульсом переходят к максимально возможному двоично-десятичному числу (то есть 9 - для 4-разрядного счетчика, 99 - для 8-разрядного счетчика). Асинхронные счетчики (с последовательным переносом) строятся из простой цепочки JK-триггеров, каждый из которых работает в счетном режиме. Выходной сигнал каждого триггера служит входным сигналом для следующего триггера. Поэтому все разряды (выходы) асинхронного счетчика переключаются последовательно, один за другим, начиная с младшего и кончая старшим. Все асинхронные счетчики работают по отрицательному фронту входного сигнала С. В синхронных счетчиках с асинхронным переносом (или параллельных) входные импульсы подаются одновременно на вход С всех триггеров. Переключение только нужных из них осуществляется с помощью логических цепей, имеющихся на J- и K- м входах отдельных триггеров. Синхронные счетчики гораздо быстрее асинхронных, причем их быстродействие не падает с ростом количества разрядов выходного кода (конечно, до определенных пределов). Управление работой синхронного счетчика гораздо сложнее, чем в случае асинхронного счетчика, а количество разрядов синхронных счетчиков обычно не превышает четырех.

Примером синхронного счетчика с асинхронным переносом (или параллельного) может двоичный счетчик ИЕ7 рис.20. считает от 0 до 15. Он реверсивный, обеспечивает как прямой счет (по положительному фронту на входе +1), так и обратный счет (по положительному фронту на входе –1). При прямом счете отрицательный сигнал переноса вырабатывается на выходе >15. При обратном (инверсном) счете отрицательный сигнал переноса вырабатывается на выходе < 0 после достижения выходным кодом значения 0000. Имеется возможность сброса счетчика в нуль положительным сигналом на входе R, а также возможность параллельной записи в счетчик кода со входов D1, D2, D4, D8 по отрицательному сигналу на входе WR.

При параллельной записи информации счетчики ведут себя как регистры-защелки, то есть выходной код счетчика повторяет входной код, пока на входе –WR присутствует сигнал нулевого уровня. Таблица режимов работы счетчика ИЕ7. После сброса счетчик начинает счет по положительным фронтам на счетных входах от нулевого кода. После параллельной записи счет начинается от числа, записанного в счетчик. После переполнения счетчика ИЕ7 (достижения кода 1111) при прямом счете вырабатывается отрицательный сигнал переноса > 15, повторяющий входной отрицательный импульс на входе +1 с задержкой. После достижения кода 0000 при обратном счете вырабатывается отрицательный сигнал переноса < 0, повторяющий входной отрицательный импульс на входе –1 с задержкой. Входные сигналы счета, записи и сброса не должны быть слишком короткими. Не должен быть слишком малым временной сдвиг между сигналами на входах D1–D8 и сигналом записи как в начале импульса записи, так и в его конце (сигнал записи -WR должен начинаться после установления входного кода, а заканчиваться - до снятия входного кода).

Для создания десятичных счетчиков в двоичные вводят дополнительные логические связи. Десятичный счётчик с принудительным насчётом на рис.25.За счёт обратной связи единица с триггера Т4 записывается в триггеры Т2 и Т3

Таблица состояний счётчика.

При подаче восьмого импульса триггер Т4 устанавливается в “1”. Через обратные связи он устанавливает в “1” также триггеры Т2 и Т3. Таким образом, после восьмого импульса записывается код 1110. Девятый импульс запишет код 1111. Десятый импульс сбросит счётчик в нулевое состояние. Таким образом счётчик считает до десяти.

Лист 21 Микропроцессорная система может рассматриваться как частный случай электронной системы, предназначенной для обработки входных сигналов и выдачи выходных сигналов (аналоговые сигналы, одиночные цифровые сигналы, цифровые коды, последовательности цифровых кодов). Обработка и хранение информации производятся в цифровом виде, поэтому входные аналоговые сигналы преобразуются в последовательности кодов выборок с помощью АЦП, а выходные аналоговые сигналы формируются из последовательности кодов выборок с помощью ЦАП.

Особенности микропроцессорных систем: Гибкая логика работы — меняется в зависимости от задачи; Универсальность — может решать очень много задач; Простота проектирования аппаратуры — единообразие схемотехнических решений; Простота отладки — единообразие системы связей и протоколов обмена; Аппаратурная избыточность, особенно для простых задач; Ниже быстродействие, чем у устройств с жёсткой логикой; Необходимость разработки и отладки программного обеспечения. Но любая универсальность обязательно приводит к избыточности. И чем проще решаемая задача, тем больше избыточность, тем менее оправданной становится универсальность. Избыточность ведет к увеличению стоимости системы, снижению ее надежности, увеличению потребляемой мощности и т.д.

Ядром любой микропроцессорной системы является МП (микропроцессор)— это тот узел, блок, который производит всю обработку информации внутри микропроцессорной системы. Остальные узлы выполняют всего лишь вспомогательные функции: хранение информации (в том числе и управляющей информации, то есть программы), связи с внешними устройствами, связи с пользователем и т.д. Процессор выполняет арифметические функции (сложение, умножение и т.д.), логические функции (сдвиг, сравнение, маскирование кодов и т.д.), временное хранение кодов (во внутренних регистрах), пересылку кодов между узлами микропроцессорной системы и многое другое. Количество таких элементарных операций, выполняемых процессором, может достигать нескольких сотен. Но при этом надо учитывать, что все свои операции процессор выполняет последовательно, то есть одну за другой. Время выполнения алгоритма зависит от его сложности. Какую операцию процессору надо выполнять в данный момент определяется управляющей информацией, программой. Программа представляет собой набор команд (инструкций), то есть цифровых кодов, расшифровав которые, процессор узнает, что ему надо делать. Структура и объем системы команд процессора определяют его быстродействие, гибкость, удобство использования. Всего команд у процессора может быть от нескольких десятков до нескольких сотен. Система команд может быть рассчитана на узкий круг решаемых задач (у специализированных процессоров) или на максимально широкий круг задач (у универсальных процессоров). Для выполнения команд в структуру процессора входят внутренние регистры, арифметико-логическое устройство (АЛУ, ALU — Arithmetic Logic Unit) , мультиплексоры, буферы, регистры и другие узлы. Работа всех узлов синхронизируется общим внешним тактовым сигналом процессора. То есть процессор представляет собой довольно сложное цифровое устройство (рис. 1). При классической структуре связей (рис. 2) все сигналы и коды между устройствами передаются по отдельным линиям связи. Каждое устройство, входящее в систему, передает свои сигналы и коды независимо от других устройств. При этом в системе получается очень много линий связи и разных протоколов обмена информацией. При шинной структуре связей (рис. 3) все сигналы между устройствами передаются по одним и тем же линиям связи, но в разное время (это называется мультиплексированной передачей). Причем передача по всем линиям связи может осуществляться в обоих направлениях (так называемая двунаправленная передача). В результате количество линий связи существенно сокращается, а правила обмена (протоколы) упрощаются. Однако при шинной структуре связей вся информация передается по линиям связи последовательно во времени, что снижает быстродействие системы по сравнению с классической структурой связей. Большое достоинство шинной структуры связей состоит в том, что все устройства, подключенные к шине, должны принимать и передавать информацию по одним и тем же правилам (протоколам обмена информацией по шине). Соответственно, все узлы, отвечающие за обмен с шиной в этих устройствах, должны быть единообразны, унифицированы. Существенный недостаток шинной структуры связан с тем, что все устройства подключаются к каждой линии связи параллельно. Поэтому любая неисправность любого устройства может вывести из строя всю систему, если она портит линию связи. В системах с шинной структурой связей применяют все три существующие разновидности выходных каскадов цифровых микросхем (рис.4):

стандартный выход или выход с двумя состояниями (обозначается 2С, 2S, реже ТТЛ, TTL); У выхода 2С два ключа замыкаются по очереди, что соответствует уровням логической единицы (верхний ключ замкнут) и логического нуля (нижний ключ замкнут).

выход с открытым коллектором (обозначается ОК, OC); У выхода ОК замкнутый ключ формирует уровень логического нуля, разомкнутый — логической единицы.

выход с тремя состояниями или (что то же самое) с возможностью отключения (обозначается 3С, 3S). У выхода 3С ключи могут замыкаться по очереди (как в случае 2С), а могут размыкаться одновременно, образуя третье, высокоимпедансное, состояние. Переход в третье состояние (Z-состояние) управляется сигналом на специальном входе EZ.

Типичная структура микропроцессорной системы приведена на рис. 5. Она включает в себя три основных типа устройств: процессор (обработчик, выполняет пересылку и обработку информации (арифметическую, логическую) в соответствии с программой; управляет выборкой команд); память, включающую оперативную память (ОЗУ, RAM — Random Access Memory) и постоянную память (ПЗУ, ROM —Read Only Memory), которая служит для хранения данных и программ; устройства ввода/вывода (УВВ, I/O — Input/Output Devices), служащие для связи микропроцессорной системы с внешними устройствами, для приема (ввода, чтения, Read) входных сигналов и выдачи (вывода, записи, Write) выходных сигналов.

Все устройства микропроцессорной системы объединяются общей системной шиной (системной магистралью или каналом). Системная магистраль включает в себя четыре основные шины нижнего уровня:шина адреса (Address Bus); шина данных (Data Bus); шина управления (Control Bus); шина питания (Power Bus)(рис.15).

Шина адреса служит для определения адреса (номера) устройства, с которым процессор обменивается информацией в данный момент. Каждому устройству (кроме процессора), каждой ячейке памяти в МПС присваивается собственный адрес. Когда код какого-то адреса выставляется МП на ША, устройство, которому этот адрес приписан, понимает, что ему предстоит обмен информацией. ША может быть однонаправленной или двунаправленной.

Шина данных — это основная шина, которая используется для передачи информационных кодов между всеми устройствами МПС. Обычно в пересылке информации участвует МП, который передает код данных в какое-то устройство или в ячейку памяти или же принимает код данных из какого-то устройства или из ячейки памяти. Но возможна также и передача информации между устройствами без участия процессора. Шина данных всегда двунаправленная.

Шина управления в отличие от ША и ШД состоит из отдельных управляющих сигналов. Каждый из этих сигналов во время обмена информацией имеет свою функцию. Некоторые сигналы служат для стробирования передаваемых или принимаемых данных (то есть определяют моменты времени, когда информационный код выставлен на шину данных). Другие управляющие сигналы могут использоваться для подтверждения приема данных, для сброса всех устройств в исходное состояние, для тактирования всех устройств и т.д. Линии шины управления могут быть однонаправленными или двунаправленными.

Наконец, шина питания предназначена для питания системы. Она состоит из линий питания и общего провода. В МПС может быть один ИП (чаще +5 В) или несколько ИП (обычно еще –5 В, +12 В и –12 В). Каждому напряжению питания соответствует своя линия связи. Все устройства подключены к этим линиям параллельно.

Если в МПС надо ввести входной код (или входной сигнал), то процессор по ША обращается к нужному УВВ и принимает по ШД входную информацию. Если из МПС надо вывести выходной код (или выходной сигнал), то МП обращается по ША к нужному УВВ и передает ему по ШД выходную информацию.

Фазы цикла обмена

• Адресная фаза: процессор (задатчик, Master) выставляет адрес УВВ (или ячейки памяти), к которому хочет обратиться (исполнитель, Slave);

• Фаза данных:

  • Цикл записи: процессор выставляет данные, предназначенные для записи, и выдаёт строб записи. Исполнитель принимает данные от процессора.

  • Цикл чтения: процессор выдаёт строб чтения. Исполнитель выставляет данные для передачи процессору. Процессор принимает данные от исполнителя.

• Фаза подтверждения (не обязательна): исполнитель выдаёт процессору сигнал подтверждения выполнения операции

Практически любая развитая микропроцессорная система (в том числе и компьютер) поддерживает три основных режима обмена по магистрали:

1. программный обмен информацией;

2. обмен с использованием прерываний (Interrupts);

3. обмен с использованием прямого доступа к памяти (ПДП, DMA — Direct Memory Access).

Циклы обмена в микропроцессорной системе представлены на рис. 6.

Программный обмен информацией является основным в любой микропроцессорной системе. В этом режиме процессор является единоличным хозяином системной магистрали. Все операции (циклы) обмена информацией инициируются только процессором, все они выполняются строго в порядке, предписанном исполняемой программой. Процессор читает (выбирает) из памяти коды команд и исполняет их, читая данные из памяти или из устройства ввода/вывода, обрабатывая их, записывая данные в память или передавая их в устройство ввода/вывода. Путь процессора по программе может быть линейным, циклическим, может содержать переходы (прыжки), но он всегда непрерывен и полностью находится под контролем процессора. Ни на какие внешние события, не связанные с программой, процессор не реагирует (рис. 7). Все сигналы на магистрали в данном случае контролируются процессором.

Методы реакции на внешнее событие

• С помощью периодического программного контроля факта наступления события (метод опроса флага или Polling). Самая быстрая реакция, но процессор не может заниматься ничем другим;

• С помощью прерывания, то есть насильственного перевода процессора с выполнения текущей программы на выполнение экстренно необходимой программы ─ программы обработки прерывания. Более медленная реакция, обмен — со скоростью процессора

• С помощью прямого доступа к памяти (ПДП), то есть без участия процессора при его отключении от системной магистрали. Медленная реакция, обмен — со скоростью контроллера ПДП (быстрее, чем процессор).

Обмен по прерываниям используется тогда, когда необходима реакция микропроцессорной системы на какое-то внешнее событие, на приход внешнего сигнала. В случае компьютера внешним событием может быть, например, нажатие на клавишу клавиатуры или приход по локальной сети пакета данных. Компьютер должен реагировать на это, соответственно, выводом символа на экран или же чтением и обработкой принятого по сети пакета. Процессор, получив запрос прерывания от внешнего устройства (часто называемый IRQ — Interrupt ReQuest), заканчивает выполнение текущей команды и переходит к программе обработки прерывания. Закончив выполнение программы обработки прерывания, он возвращается к прерванной программе с той точки, где его прервали (рис. 8).

Прямой доступ к памяти (ПДП, DMA) — это режим, принципиально отличающийся тем, что обмен по системной шине идет без участия процессора. Внешнее устройство, требующее обслуживания, сигнализирует процессору, что режим ПДП необходим, в ответ на это процессор заканчивает выполнение текущей команды и отключается от всех шин, сигнализируя запросившему устройству, что обмен в режиме ПДП можно начинать. Операция ПДП сводится к пересылке информации из устройства ввода/вывода в память или же из памяти в устройство ввода/вывода. Когда пересылка информации будет закончена, процессор вновь возвращается к прерванной программе, продолжая ее с той точки, где его прервали (рис. 9). Это похоже на режим обслуживания прерываний, но в данном случае процессор не участвует в обмене. Как и в случае прерываний, реакция на внешнее событие при ПДП существенно медленнее, чем при программном режиме. В этом случае требуется введение в систему дополнительного устройства (контроллера ПДП), которое будет осуществлять полноценный обмен по системной магистрали без всякого участия процессора. Причем процессор предварительно должен сообщить этому контроллеру ПДП, откуда ему следует брать информацию и/или куда ее следует помещать. Контроллер ПДП может считаться специализированным процессором, который отличается тем, что сам не участвует в обмене, не принимает в себя информацию и не выдает ее. В принципе контроллер ПДП может входить в состав устройства ввода/вывода, которому необходим режим ПДП или даже в состав нескольких устройств ввода/вывода.

До сих пор мы рассматривали только один тип архитектуры   микропроцессорных систем — архитектуру с общей, единой шиной для данных и команд (одношинную, или принстонскую, фон-неймановскую   архитектуру). Соответственно, в составе системы в этом случае присутствует одна общая память, как для данных, так и для команд (рис. 10). Но существует также и альтернативный тип архитектуры микропроцессорной системы — это архитектура с раздельными шинами данных и команд (двухшинная, или гарвардская, архитектура). Эта архитектура предполагает наличие в системе отдельной памяти для данных и отдельной памяти для команд (рис. 11). Обмен процессора с каждым из двух типов памяти происходит по своей шине. Архитектура с общей шиной распространена гораздо больше, она применяется, например, в персональных компьютерах и в сложных микрокомпьютерах. Архитектура с раздельными шинами применяется в основном в однокристальных микроконтроллерах.

Сравнение архитектур

• Одношинная (принстонская) архитектура — проще, меньше требований к процессору, более гибкое перераспределение памяти между программами и данными (память обычно большая), но медленнее (тратится время на чтение команд). Сложные универсальные системы.

• Двухшинная (гарвардская) архитектура — сложнее, больше требований к процессору(одновременное обслуживание двух потоков), нельзя перераспределять память (память обычно небольшая), но быстрее (команды читаются одновременно с пересылкой данных). Простые однокристальные системы — специализированные

Назначение регистров процессора представлено на рис.14. Особые области памяти МПС представлены на рис.18

Структура модуля памяти представлена на рис.17.

Методы ускорения работы памяти

• Уменьшение внутренних временных задержек в памяти — совершенствование технологии;

• Использование статической оперативной памяти вместо динамической — только в небольших микропроцессорных системах (дороже) ;

• Добавление небольшой быстрой статической памяти к большой медленной динамической — кэш-память;

• Использование копии содержимого постоянной памяти в оперативной памяти;

• Оптимизация структуры модулей памяти и способов обмена с модулями памяти.

Для снижения общего количества линий связи магистрали часто применяется мультиплексирование   шин адреса и данных. То есть одни и те же линии связи используются в разные моменты времени для передачи как адреса, так и данных (в начале цикла — адрес, в конце цикла — данные). Для фиксации этих моментов (стробирования) служат специальные сигналы на шине управления. Понятно, что мультиплексированная шина адреса /данных обеспечивает меньшую скорость обмена, требует более длительного цикла обмена Иногда в магистралях применяется частичное мультиплексирование, то есть часть разрядов данных передается по немультиплексированным линиям, а другая часть — по мультиплексированным с адресом линиям.

• Достоинство мультиплексирования — уменьшение количества линий магистрали;

• Недостаток мультиплексирования — снижение скорости обмена по магистрали;

• Возможно частичное мультиплексирование (часть данных — по отдельной шине, часть — по шине адреса/данных)

На прохождение сигналов по магистрали влияют следующие факторы (рис.12):

1. конечная величина задержки распространения сигналов по линиям магистрали;

2. различие задержек распространения сигналов по разным линиям шины;

3. неодновременное выставление сигналов на линии шины;

4. искажение фронтов сигналов, проходящих по линиям магистрали;

5. отражение сигналов от концов линий связи

Для учета всех этих факторов разработчики стандартных магистралей обмена и стандартных протоколов обмена всегда закладывают необходимые задержки между сигналами, участвующими в обмене. Кроме того, задержки между сигналами выбираются таким образом, чтобы устройство, которому адресован тот или иной сигнал, имело достаточно времени для его обработки. Поэтому пытаться "модернизировать" какой-то стандартный протокол и ускорять обмен по магистрали путем уменьшения задержек, предусмотренных стандартом, очень опасно. Точно так же опасно, не изменяя протокола обмена, пытаться увеличить длину магистрали, увеличивая тем самым задержки распространения сигналов по линиям и шинам.

Например, длительность фазы данных в цикле чтения должна выбираться такой, чтобы устройство-исполнитель успело получить строб чтения и выдать код читаемых данных на шину данных. Затем этот код должен успеть дойти до процессора и процессор должен успеть его прочитать. После чего процессор снимает сигнал строба чтения, этот задний фронт сигнала доходит с задержкой до устройства-исполнителя, которое также с задержкой снимает свой код данных. Для улучшения формы сигналов, распространяющихся по магистрали, иногда применяют оконечные согласователи (терминаторы) на концах линий магистрали. Особенно важно их применение в случае, когда допустимая длина магистрали превышает несколько метров. Например, в случае магистрали Q-bus применяются два типа согласователей: 120-омный и 250-омный (рис. 13).

Структура устройства ввода/вывода представлена на рис.16. Основные типы устройств ввода/вывода: Устройства интерфейса пользователя (ввод — клавиатура, мышь, джойстик; вывод — дисплей, индикаторы); Звуковые устройства (ввод — микрофон, линейный вход; вывод — динамик, линейный выход); Устройства долговременного хранения информации (диски) — в простейших системах отсутствуют; Таймерные устройства — могут не иметь выхода наружу, но необходимы для контроля времени (часы, интервалы); Контроллеры связных интерфейсов — USB, локальная сеть, Wi-Fi — для связи с удалёнными внешними устройствами и другими микропроцессорными системами.

Программы составляются на языках высокого уровня (удобные для разработчика, не зависящие от аппаратуры, имеющие развитые готовые средства обработки и отображения, программы легко переносятся на другую аппаратуру; но формируют большие и медленные программы (Си, Паскаль, Фортран и т.д.)) и языках низкого уровня (максимально приближены к аппаратуре, на другой аппаратуре могут не работать, трудно писать сложные программы обработки, формируют максимально компактные и быстрые программы (язык машинных кодов, Ассемблер)). Сочетание языков высокого и низкого уровней даёт оптимальные результаты.

Лист 22 Цифровые запоминающие устройства

предназначены для записи, хранения и считывания информации, хранящейся в цифровом коде.

Каждый код хранится в отдельном элементе памяти, называемом ячейкой памяти (ЗЯ). Основная функция состоит в выдаче этих кодов на выходы ИС по внешнему запросу. Основные параметры памяти: 1) Информационная ёмкость - максимальный объем хранимой информации (количество кодов, которые могут храниться и разрядность этих кодов), определяется числом ЗЯ N=n·m (16 слов (n) по 4 разряда (m) = 64 бит (N) 32 · 2 = 64 бит. 2)Потребляемая мощность- Р, потребляемая ЗУ в установившемся режиме работы. 3)Быстродействие – промежуток времени, необходимый для записи или считывания информации. 4)Время хранения информации – интервал t, в течении которого ЗУ сохраняет информацию в заданном режиме. Основой ЗУ является матрица памяти (накопитель рис. 3)), которая состоит из n-строк. Каждая строка имеет m ячеек памяти, образующих m-разрядное слово. Выбор требуемой ячейки памяти осуществляется с помощью DC строк и столбцов путем подачи на них соответствующих адресных сигналов по соответствующим шинам. По способу обращения к массиву памяти (выдачи инф) (рис.1) делятся на адресные и безадресные (ассоциативные), в которых поиск и выборка информации осуществляется по ее содержанию (сверхоперативная кэш-память для ускорения доступа к данным и часто используемым подпрограммам). В адресных ИС памяти обращение к ЗЯ производится по их физическим координатам, задаваемым внешним двоичным кодом. Они могут быть с произвольным обращением (любой порядок следования адресов) и с последовательным обращением (выборка в порядке возрастания (убывания) адресов). Организация выборки в ИС памяти может быть одноразрядная (двухкоординатная) (рис.3) При работе ЗЯ в 2координатном режиме с помощью шин строк и столбцов выбирается любая ячейка матрицы. В этом случае разрядная шина Р, которая является общей для всех ЗЯ, используется как для записи, так и для чтения в адресованных ЗЯ. Словарная (пословная) организация выборки в ИС памяти -одновременно выбирается слово или его часть, хранящаяся в 2, 4, 8, … ЗЯ.(рис.4). при наличии в адресной шине Хi сигнала выбора i слова, соответствующего высокому уровню, состояние каждой ячейки в этом слове может быть считано по разрядным шинам Y0…Ym. Если необходимо записать информацию по выбранному адресу Х, то на разрядные шины Y подаются соответствующие электрические сигналы, которые подводятся ко всем ЗЯ i-строки (слова)

По способу хранения информации(рис.2): Статические ЗЯ - бистабильные ячейки, неизменное состояние во время хранения (рис.11 и 12) могут быть асинхронные и синхронные (статический накопитель и динамические цепи управления, требующие синхронизации). Динамические -ЗЯ - в виде конденсатора, хранящего заряд. Необх. регенерация для восстановления уровня сигналов.

По назначению (выполняемым функциям), зависимости от способа занесения (записи) информации и от способа ее хранения, микросхемы памяти разделяются на следующие основные типы:

• Постоянная память (ПЗУ (рис.5)— постоянное запоминающее устройство, ROM — Read Only Memory — память только для чтения), в которую информация заносится один раз на этапе изготовления микросхемы. Такая память называется еще масочным ПЗУ(рис.15).. Информация в памяти не пропадает при выключении ее питания, поэтому ее еще называют энергонезависимой памятью. Структурная схема ПЗУ на рис.19.

• Программируемая постоянная память (ППЗУ — программируемое ПЗУ, PROM — Programmable ROM), в которую информация может заноситься пользователем с помощью специальных методов (ограниченное число раз). Информация в ППЗУ тоже не пропадает при выключении ее питания, то есть она также энергонезависимая. На базе ЗЯ с плавкими перемычками (из нихрома). Процесс записи – избирательное разрушение плавких перемычек током, обеспечиваемым программатором, исходя из программы или кода пользователя. (рис.16).

Репрограммируемые (рис.10) ПЗУ (РПЗУ) с электрическим программированием делятся на ПЗУ информация в которых стирается ультрафиолетовым излучением через специальное прозрачное окошко в корпусе микросхемы (EPROM — Erasable Programmable ROM) (рис.8), электрическими сигналами (рис.7)(EEPROM — Electrically Erasable Programmable ROM). Разновидность РПЗУ- избирательное стирание в любой ЗЯ (EAROM). Запись информации в любые ППЗУ производится с помощью подачи определенных последовательностей электрических сигналов (как правило, повышенного напряжения) на выводы микросхемы. Структурная схема ПЗУ с электрическим стиранием на рис.20. Сравнительные характеристики микросхем ПЗУ приведены в табл.17

• flash-memory, представляющей собой ППЗУ с многократным электрическим стиранием и перезаписью информации

• Оперативная память (ОЗУ — оперативное запоминающее устройство (рис.6), RAM — Random Access Memory — память с произвольным доступом), запись информации в которую наиболее проста и может производиться пользователем сколько угодно раз на протяжении всего срока службы микросхемы. Информация в памяти пропадает при выключении ее питания (структурная схема на рис.9).

В общем случае любая микросхема памяти имеет следующие информационные выводы (рис. 5 и 6)

• Адресные выводы (входные), образующие шину адреса (ША) памяти. Код на адресных линиях представляет собой двоичный номер ячейки памяти, к которой происходит обращение в данный момент. Количество адресных разрядов определяет количество ячеек памяти: при количестве адресных разрядов n количество ячеек памяти равно 2ⁿ.

• Выводы данных (выходные), образующие шину данных (ШД) памяти. Код на линиях данных представляет собой содержимое той ячейки памяти, к которой производится обращение в данный момент. Количество разрядов данных определяет количество разрядов всех ячеек памяти (обычно оно бывает равным 1, 4, 8, 16). Как правило, выходы данных имеют тип выходного каскада ОК или 3С.

• Управляющие выводы (входные), которые определяют режим работы ИС. У многих ЗУ имеется вход выбора ИС-CS (их может быть несколько, объединенных по функции И). У ОЗУ есть вход записи WR, активный уровень сигнала на котором переводит ИС в режим записи.

ПЗУ позволяют формировать сложные изображения букв и цифр — матричные. Такие изображения используются, например, в табло типа "бегущая строка", на экранах мониторов, в больших рекламных табло. Каждая буква, цифра располагается на прямоугольной матрице, состоящей из нескольких строк и нескольких столбцов точечных элементов изображения, которые могут зажигаться независимо друг от друга. ПЗУ содержит в себе информацию об изображениях всех возможных букв и цифр, но выходной код ПЗУ имеет мало разрядов, представляет собой информацию об изображении не целого символа, а только одной его строки (или столбца). Информация о целом символе занимает в ПЗУ столько ячеек, сколько в изображении символа имеется столбцов (или строк). Пример матричного знакогенератора на ПЗУ приведен на рис. 21. В данном случае используется знакоместная матрица из 8 строк и 8 столбцов. В каждую ячейку ПЗУ записывается код изображения одной из 8 строк одного из 256 символов. Изображение одного символа занимает 8 последовательно расположенных ячеек в ПЗУ. Для букв и цифр правый столбец знакоместа не используется, он служит для отделения знаков друг от друга, но для специальных символов (например, для графических) он может и использоваться. В случае матричного светодиодного индикатора перебор строк может осуществляться 3-разрядным счетчиком с дешифратором 3–8 на его выходе. В случае телевизионного монитора перебор строк осуществляется с помощью генератора вертикальной развертки изображения.

Элемент памяти ОЗУ на БПТ представляет собой RS-триггер на двухэмиттерных транзисторах. Нижние эмиттеры подключены к ША, верхние – к разрядным шинам. (рис.11). В режиме записи на ША от дешифратора поступает высокий уровень сигнала, поэтому нижние эмиттеры заперты и не оказывают влияния на транзистор. На разрядные шины 1 и 2 поступают с устройства управления МП разные уровни напряжения. Если в элементе записан 0, то транзистор VT1-открыт, а VT2-закрыт. Чтобы записать 1, то высокий уровень подается через шину 1 на верхний эмиттер транзистора VT1, он закрывается, через шину 2 на эмиттер VT2-низкий уровень – транзистор открыт. В режиме считывания протекающий через верхний эмиттер VT2 ток в шине 2 создает 1, которая передается ЗУ, Если транзисторVT 2закрыт, а VT1 открыт, то на вход ЗУ подается 0. В режиме хранения на адресную шину поступает 0, нижние эмиттеры подключены к общей точке схемы. Сигналы на верхних эмиттерах не оказывают влияния на состояние транзисторов, т.е. состояние триггеров остается неизменным. Элемент памяти на МОП-транзисторах с однокоординатной выборкой представлен на рис.12. Триггер образован транзисторами VT1-VT4. В исходном состоянии напряжения на обеих разрядных шинах 1 и 2 данных, как и на адресной шине, равны нулю. Транзисторы VT5 и VT6 закрыты, т.к. разность потенциалов между затворами и истоками по абсолютной величине меньше порогового напряжения отпирания. В режиме записи на ША с выхода дешифратора поступает высокий уровень напряжения, подключая триггеры к разрядным шинам 1 и 2, на которые поступают разные уровни напряжения: на шину 1 подается логическая 1, а на шину 2 – логический 0. Транзистор VT5 откроется и положительный потенциал поступает на затвор VT2, который переходит в открытое состояние, а транзистор VT1 в закрытое- вне зависимости от его предшествующего состояния. В режиме считывания на ША с дешифратора поступает логическая единица, а шины 1 и 2 подключаются к входам усилителей считывания, поэтому единичное состояние триггера передается на выход ЗУ.В режиме хранения на адресную шину поступает низкий уровень напряжения, закрытые транзисторы VT5 и VT6 «изолируют» триггер от разрядных шин, и его состояние остается неизменным.

Существует еще одна разновидность ОЗУ, так называемая динамическая (в отличие от статической), в которой информация хранится не в регистрах (не в триггерных ячейках), а в виде заряда на конденсаторах. Эта память отличается более низкой стоимостью, меньшим быстродействием и необходимостью регулярной регенерации ("Refresh" - "освежение") информации в ней (так как конденсаторы со временем разряжаются). Область применения динамической памяти гораздо уже, чем статической, в основном она используется в качестве системной оперативной памяти компьютеров, где соображения стоимости выходят на первый план. Выходы данных микросхем памяти имеют тип ОК (довольно редко) или 3С. Управляющие сигналы - это сигнал выбора микросхемы CS (иногда их несколько), сигнал записи WR (обычно отрицательный) и иногда сигнал разрешения выхода OE. Самые главные временные параметры оперативной памяти следующие: время выборки адреса (задержка между изменением адреса и выдачей данных); время выборки микросхемы (задержка выдачи данных по выставлению сигнала -CS); минимальная длительность сигнала записи -WR;

Для записи информации в память надо выставить код адреса на адресных входах, выставить код записываемых в этот адрес данных на входах данных, подать сигнал записи –WR и подать сигнал выбора микросхемы –CS. Порядок выставления сигналов бывает различным, он может быть существенным или несущественным (например, можно выставлять или снимать –CS раньше или позже выставления или снятия –WR). Собственно запись обычно производится сигналом -WR или –CS, причем данные должны удерживаться в течение всего сигнала –WR (или –CS) и заданное время после его окончания.

Сигнал –CS у некоторых микросхем памяти допускается держать активным (нулевым) для всех записываемых адресов и при этом подавать импульсы –WR для каждого адреса. Точно так же у некоторых микросхем допускается держать активным (нулевым) сигнал записи -WR, но при этом подавать импульсы –CS.

Для чтения информации из памяти надо выставить код адреса читаемой ячейки и подать сигналы –CS и –OE (если он имеется). Сигнал -WR в процессе чтения должен оставаться пассивным (равным единице).

Информация в ОЗУ может записываться или читаться 2 способами:

• с параллельным или произвольным доступом (это наиболее универсальная схема);

• с последовательным доступом (это более специфическая схема).

Параллельный или произвольный доступ наиболее прост и обычно не требует никаких дополнительных элементов, так как именно на этот режим непосредственно рассчитаны ЗУ. В этом режиме можно записывать информацию в любой адрес ОЗУ и читать информацию из любого адреса ОЗУ в произвольном порядке. Однако параллельный доступ требует формирования довольно сложных последовательностей всех входных сигналов памяти. То есть для записи информации необходимо сформировать код адреса записываемой ячейки и только потом подать данные, сопровождаемые управляющими сигналами –CS и –WR (рис.13) Точно так же необходимо подавать полный код адреса читаемой ячейки при операции чтения. Этот режим доступа чаще всего применяется в компьютерах и контроллерах, где самыми главными факторами являются универсальность и гибкость использования памяти для самых разных целей.

Запись и чтение информации в ОЗУ на рис.13. Хранение массива данных в ОЗУ на рис.14.

В случае последовательного доступа к памяти не надо задавать код адреса записываемой или читаемой ячейки, так как адрес памяти формируется схемой автоматически. Для записи информации надо всего лишь подать код записываемых данных и сопроводить его стробом записи. Для чтения информации надо подать строб чтения и получить читаемые данные. Например, десять последовательных циклов записи запишут информацию в десять последовательно расположенных ячеек памяти. Недостаток такого подхода очевиден: мы не имеем возможности записывать или читать ячейки с произвольными адресами в любом порядке. Зато существенно упрощается и ускоряется процедура обмена с памятью (запись и чтение). Можно выделить три основных типа оперативной памяти с последовательным доступом:

• память типа "первым вошел - первым вышел" (FIFO, First In - First Out);

• память магазинного, стекового типа, работающая по принципу "последним вошел - первым вышел" (LIFO, Last In - First Out).

• память для хранения массивов данных.

Два первых типа памяти подразумевают возможность чередования операций записи и чтения в памяти. При этом память FIFO выдает читаемые данные в том же порядке, в котором они были записаны, а память LIFO - в порядке, обратном тому, в котором они были записаны в память. Для памяти FIFO требуется хранение двух кодов адреса (адрес для записи и адрес для чтения), для памяти LIFO достаточно одного кода адреса.

Хранение массивов в памяти предполагает, что сначала в память записывается целиком большой массив данных, а потом этот же массив целиком читается из памяти. Эта память также может быть устроена по двум принципам (FIFO и LIFO). В первом случае (FIFO) записанный массив читается в том же порядке, в котором и был записан, во втором случае (LIFO) - в противоположном порядке (начиная с конца). В обоих этих случаях для общения с памятью требуется хранить только один код адреса памяти.

ОЗУ может использоваться как информационный буфер (рис.18) для промежуточного хранения данных, передаваемых между двумя устройствами или системами. Промежуточное хранение позволяет лучше скоординировать работу устройств, участвующих в обмене данными, повысить их независимость друг от друга, согласовать скорости передачи и приема данных. (Компьютеру значительно удобнее выдавать данные со скоростью, определяемой его собственным быстродействием, но в локальную сеть надо передавать данные со строго определенной скоростью, задаваемой стандартом на сеть (например, 100 Мбит/с). Кроме того, компьютер, по возможности, не должен отвлекаться на контроль за текущим состоянием сети, за ее занятостью и освобождением.). К информационному буферу всегда имеют доступ не 1 внешнее устройство, а 2 (или даже более). Из-за этого усложняются схемы задания адреса ЗУ и разделения потоков данных. Информационные буферы бывают однонаправленными (входными или выходными) и двунаправленными (то есть входными и выходными одновременно – рис.18). Например, буферная память сетевого адаптера двунаправленная, так как она буферирует и информацию, передаваемую в сеть из компьютера, и информацию, принимаемую из сети в компьютер. Примером буфера с непрерывным режимом обмена может служить контроллер видеомонитора, информация из которого постоянно выдается на видеомонитор, но может изменяться по инициативе компьютера.

Применение буферной памяти

• Обеспечение независимой работы двух устройств, обменивающихся информацией через буфер;

• Согласование скоростей обмена различных устройств;

• Постепенное накопление информации перед передачей одним массивом;

• Выборочное чтение информации, переданной одним массивом;

• Передача информации пакетами со стандартным обрамлением (управляющая информация).

1 Варикап следует не путать с другими приборами с похожими названиями:

Варистор - резистор, сопротивление которого зависит от приложенного к нему напряжения.

Вариконд – нелинейный диэлектрический (сегнетоэлектрический) конденсатор, емкость которого зависит от приложенного напряжения. Изменение емкости происходит за счет изменения диэлектрической проницаемости.

78