Комплементарная моп-логика (кмоп-логика)

Н а рис. 7 показана схема инвертора на комплиментарных МОП-транзисторах. Верхний транзистор T2 является МОП-транзистором с каналом р-типа. Нижний транзистор имеет канал n-типа. Инвертор работает следующим образом. Когда A=0, нижний транзистор закрыт, а верхний—открыт, так как напряжение затвор — исток равно нулю. Выходное напряжение при этом близко к Un, что соответствует При нижний транзистор открыт, а верхний — закрыт. При этом U_ВЫХ =0, что соответствует .

Из описания работы следует, что верхний транзистор является не только нагрузочным, но и активным. Оба транзистора могут иметь близкие характеристики с той лишь разницей, что один из них имеет канал р-типа, а другой—канал n-типа. Особенностью элемента КМОП-логики является то, что схема потребляет энергию во время переключения, когда работают оба транзистора и перезаряжают выходную емкость. В устойчивых состояниях 0 и 1 один из транзисторов открыт, а другой—закрыт. Транзисторы включены последовательно, и цепь тока питания разорвана, если не учитывать ничтожно малого тока запертого транзистора.

Сумматоры

Сложение. Одной из основных арифметических операций, вы­полняемых в ЭВМ, является сложение двоичных чисел. В качестве примера рассмотрим сложение двух четырехразрядных двоичных чисел: 0111 и 0101. В десятичной системе это числа 7 и 5. При сложении имеем 1100. Как и для десятичных чисел, сложение начинают с меньшего разряда. Сложение двух единиц низшего разряда дает 2₍₁₀₎, но в двоичной системе получаются 0 в низшем разряде и перенос единицы во второй разряд. Таким образом, “сумма по модулю 2” в низшем разряде обозначается Sо=0 и “перенос” Pо=1. Аналогично во втором столбце (разряде) сложения, отсчитываемом справа налево, имеем S₁=0 и P₁=l. В третьем столбце S₂=1 и P₂=1; в четвертом - S₃=1 и Рз=0. В результате получаем число 12(₁₀), записанное в двоичной системе как четырехразрядное число 1100.

Любое четырехразрядное число в двоичной системе записывается как сумма следующих членов: Cз2³+C₂2²+C₁2¹+C₀2⁰, где коэффициенты Ci могут принимать значения 0 и 1. В рассматриваемом случае для двоичного числа, соответствующего полученной сумме 1100, имеем: C₃=1; С₂=1; С₃=0 и С₀=0. В результате 1*2³+1*2²+0*2¹+0.2⁰⁼8+4=12.

Полусумматор. Простейшей арифметической операцией, Рис.8. Полусумматор: Рис.9. Полусумматор:

структурная схема условное обозначение

выполняемой в ЭВМ, является сложение одноразрядных чисел, принимающих два возможных значения: 0 и 1. Эта операция выполняется в устройстве, называемом полусумматором.

Суммируемые одноразрядные числа в виде логических уровней напряжения А и В подаются на входы логических элементов “Исключающее ИЛИ и И”. На выходе элемента Исключающее ИЛИ получается сумма по модулю 2—S, равная нулю, когда А = В= 0, а также когда A=B=1. При A=1 и B=0 или A=0 и B=1 S=1. Выход элемента И называется “переносом” и обозначается буквой Р. При А=В=0; A=1 и В=0; A=0 и В=1 перенос Р=0. При A=В=1 перенос Р=1, что соответствует переносу единицы в следующий разряд. Нетрудно убедиться, что сумма по модулю 2 S=A B=A + B, а перенос Р=AВ.

П олный сумматор. При сложении двух многоразрядных двоичных чисел только в младшем разряде складываются два числа. В остальных разрядах складываются три числа: два слагаемых и перенос из суммы чисел предыдущего разряда.

Рис. 10. Полный одноразрядный сумматор.

На рис.10 приведена структурная схема полного сумматора, состоящая из двух полусумматоров и элемента ИЛИ.

Вычитание. Арифметическую операцию вычитания двух чисел можно свести к операции сложения. Действительно” A—В=(A —С)+(С—В). Поэтому в ЭВМ часто применяют следующий порядок вычислений. Сначала вычитаемое число В, записанное в прямом двоичном коде, переводят в число, записанное в обратном коде, заменяя единицы пулями, а нули единицами. Например, число 5, записанное четырьмя знаками прямого двоичного кода: 0101. Обратный код этого числа 1010. Добавлением единицы это число переводят в запись дополнительным кодом. В результате дополнительным кодом числа 5 становится число 1011. Прибавление преобразованного таким образом в дополнительный код вычитаемого числа В к уменьшаемому числу А, записанному в прямом двоичном коде, эквивалентно операции вычитания А — В, Например, 7 - 5= 0111 + 1011=(1)0010. Отбрасывая пятый (высший) разряд числа, заключенный в скобки, получаем число 0010=2₍₁₀₎.

Обратный код этого числа 1010. Добавлением единицы это число переводят в запись дополнительным кодом. В результате дополнительным кодом числа 5 становится число 1011. Прибавление преобразованного таким образом в дополнительный код вычитаемого числа В к уменьшаемому числу А, записанному в прямом двоичном коде, эквивалентно операции вычитания А — В, Например, 7 - 5= 0111 + 1011=(1)0010. Отбрасывая пятый (высший) разряд числа, заключенный в скобки, получаем число 0010=2₍₁₀₎.