Моделирование телеуправления Модели уровней сервиса связи

В указаниях рассматривается пример разработки программной эмуляции системы телемеханики в соответствии с моделью EPA. При этом приведенные решения должны рассматриваться лишь как возможный вариант приближенной и упрощенной реализации модели EPA. В задании на проект могут быть указаны дополнительные требования и ограничения на реализацию модели.

Физический уровень

Рис. 29. Модель физического уровня передатчика

Физический уровень обеспечивает передачу и прием битового потока. Этот уровень взаимодействует с канальным уровнем, от которого получает байты для передачи и которому передает байты, полученные из линии связи. Для телеуправления пункт управления передает приказы, которые воспринимаются контролируемыми пунктами. Рассмотрим отдельно физические уровни при работе на передачу и прием.

Физический уровень передающей станции. Канальный уровень поставляет физическому уровню последовательность байт, следующих друг за другом без пауз. После передачи кадра формируется пауза. Эта пауза используется для информирования приемной стороны об окончании кадра. Для организации указанной последовательности действий предположим, что сформированный кадр хранится в канальном уровне в очереди и канальный уровень извещает физический о готовности кадра. Выборка байтов кадра производится с частотой, определяемой физическим уровнем. При таких соглашениях физический уровень передающей станции может быть представлен в виде подсистемы, приведенной на рис. 29.

Входные порты: BYTE – байты данных канального уровня, _PAUSE – сигнал паузы, _BREAK – сигнал обрыв (вводится для тестирования приемной стороны), E_INP – разрешение от канального уровня на чтение информации (готовность кадра). Выходные порты: LINE – для выдачи бит в линию связи, CLK – синхросигнал чтения очередного байта из буфера (очереди) канального уровня, E_W – разрешение на запись очередного байта (готовность физического уровня к приему байта). Подсистема маскируется, в качестве входного параметра назначается бодовый интервал dt. Все временные параметры подсистемы будут задаваться через бодовый интервал, что, предположительно, позволит получить подсистему, способную работать при различной скорости передачи данных в линии связи.

На рис. 30 представлена упрощенная модель для проверки работы физического уровня в направлении передачи информации от системы телемеханики в линию связи. Тактовый генератор CLK_COM определяет скорость передачи битового потока в линию связи. Счетчик бит CT_clk_COM отсчитывает каждый 11-й бит символа (его выходной сигнал обозначен w), и таким образом является счетчиком символов (байт). Выход счетчика при наличии разрешения от канального уровня поступает на выходной порт CLK для выдачи сигнала считывания очередного байта. Таким образом, считывание производится на интервале выдачи в линию связи стоп-бита (11-го бита символа). На этом интервале производится загрузка очередного байта данных (порт BYTE) в регистр физического уровня. Триггер START-STOP обеспечивает формирование паузы и разрешение работы физического уровня после окончания паузы. Синхронизация начала работы осуществляется логической схемой START. При этом окончание и начало паузы согласуется с 11-м битом. Дискретизаторы нулевого уровня обеспечивают согласование дискретных времен входных сигналов и блоков физического уровня. Элемент Line согласует логические уровни сигналов физического уровня и интерфейса RS-232C (+5 и -5 В).

Рис.30. Схема модели физического уровня передатчика

Схема формирования символа для передачи в линию связи показана на рис.31. Регистр сдвига RG< был рассмотрен выше. Логический элемент «сумма по модулю 2» (XOR) определяет бит четности символа. Символ формируется схемой вертикальной конкатенации старт-бита, байта данных, бита паритета четности и стоп-бита. Сформированный символ записывается в параллельный порт регистра сдвига в интервал времени, соответствующий стоп-биту (сигнал w), а затем регистром сдвига с частотой

Рис. 31. Формирование символа физического уровня

определяемой портом CLK_COM_ выдается в линию связи. Стоп-бит поступает в линию связи независимо от регистра сдвига через схему Line. Элемент Conversion обеспечивает инвертирование байта данных таким образом, что бы в линию связи он поступал младшим битом вперед.

Рис. 32. Модель физического уровня приемника

Физический уровень приемной станции. Модель физического уровня приведена на рис. 32. Линия связи при нормальной работе поставляет физическому уровню (на вход LINE) последовательность бит или находится в состоянии «пауза» (Pause). При нарушении целостности линии определяется состояние «обрыв» (Break). Пауза используется в качестве разделителя между поступающими кадрами.

При нормальной передаче пауза внутри кадра недопустима. Биты сгруппированы в символы. Физическому уровню приемника известна бодовая скорость, он распознает символы и проверяет их на корректность. Работа физического уровня начинается с приема паузы из линии связи, переход из логической единицы в ноль (окончание паузы) классифицируется как начало первого символа кадра. При этом запускается тактовый генератор, работающий с 16-ти кратной частотой по отношению к бодовой скорости, на 5-ом импульсе этого генератора осуществляется определение уровня входного сигнала.

На начальном этапе используется следующий алгоритм определения логического значения сигнала. При уровне сигнала более +3 В фиксируется логический 0, при значении сигнала менее -3 В фиксируется логическая 1. Если уровень сигнала в пределах от -3 В до +3 В, то значение текущего бита приравнивается к предыдущему. Производится подсчет принятых бит. При приеме символа производится также проверка на четность и сравнение результатов проверки с принятым битом четности. 11-й элемент символа должен быть стоп-бит. При отрицательном результате проверок вырабатывается сигнал ошибки. Физический уровень выделяет из принятого символа байт данных BAYTE_ и передает его канальному уровню. Выдача байта осуществляется во время приема стоп-бита, с этой целью формируется сигнал w-11, который передается на выходной порт C_byte. Сигнал готовности канального уровня к чтению байта поступает на входной порт E_OUT.

Схема модели физического уровня приемника дана на рис.33. Входной сигнал с линии поступает на линейный приемник Line_inp, где осуществляется измерение уровня сигнала и формирование логических значений 1 и 0. Логические значения поступают на его выходной порт Line_. Второй порт signal_ вырабатывает логическую 1 при нахождении уровня входного сигнала в допустимом пределе и разрешает ввод данных в сдвигающий регистр RG>.

Селектор бит S_Bit осуществляет определение значения бита на каждом бодовом интервале. Определяемые биты выставляются на его выходной порт LINE. Порты PAUSE, BREAK селектора бит активизируются при определении соответствующего состояния линии. Сигнал ERROR_ транслируется селектором со своего входного порта _ERROR. Порт С активизируется на каждом бодовом интервале во время проверки значения текущего бита и вырабатывает строб-сигнал (на 5-м импульсе внутреннего тактового генератора).

Подсистема Check осуществляет проверку текущего символа на корректность и выделяет из символа байт данных. Сформированный регистром сдвига RG< символ поступает на входной порт SYMBOL. Работа подсистемы разрешается элементом C&NO_Pause при условии, что линия связи не находится ни в состоянии «пауза», ни в состоянии «обрыв» и принимаемый бит является 11-м в текущем символе (стоп-битом).

Выделенный байт данных выставляется на порт BYTE, а при обнаружении ошибки активный сигнал вырабатывает порт ERROR

Счетчик символов кадра N_SYMBOL увеличивает свои показания при каждом принятом символе и сбрасывается в исходное состояние при возникновении активного значения одного из сигналов «ошибка», «пауза» или «обрыв» (логическая схема P_OR_B).

Регистр сдвига RG> осуществляет прием бит по входу D_inp_COM и выдачу символов по выходу D_out_LPT. Его вход C принимает строб-сигнал интервала идентификации текущего бита, который используется в качестве тактового сигнала сдвига регистра. Порт С_inp_COM разрешает ввод очередного бита, а порт C_out_LPT разрешает выдачу символа по выходу D_out_LPT. Остальные порты блокированы соответствующими элементами схемы.

Генераторы импульсов G_1, G_2, G_3 обеспечивают согласование работы элементов по времени, а преобразователи D1 и D2 – по типу данных модели.

Модель линейного блока физического уровня представлена на рис. 34. Блок преобразует уровни сигналов интерфейса RS-232 в логические уровни (Compare3) и проверяет допустимость принятого сигнала по амплитуде (Compare1, Compare2, SIGNAL_, LEVEL_SIGNAL). При допустимом уровне принимаемого сигнала его логическое значение выставляется на выходной порт Line_. Результат проверки выдается на выходной порт LEVEL.

Рис. 34. Схема линейного блока физического уровня приемника (Line_inp)

Рис. 33. Схема модели физического уровня приемника.

Схема модели контроля правильности полученного символа Check дана на рис. 35. При активизации блока Check блоки селекции V_1…V_4 выделяют элементы символа с учетом приема символа младшим битом вперед. Логические блоки P1, P3 осуществляют сравнение контролируемых бит с шаблонами. Блок P вычисляет признак четности байта символа, блоки P2, P5 сравнивают вычисленное значение с битом четности символа. Результаты проверок обрабатываются и выставляются на порт ERROR. Выделенный из принятого символа байт передается на порт BYTE.

Рис.35. Схема контроля символа (Сheck)

Схема модели селектора бит приведена на рис. 36. Тактовый генератор GT выдает импульсы с частотой в 16 раз превышающую бодовую. В схемы его сигналы поступают после срабатывания триггера START. Этот триггер возбуждается при получении из линии связи перепада 1/0 через генератор одиночного импульса G1.Сброс триггера START производится при одном из следующих условий: получен стоп-бит, обнаружено состояние «пауза», обнаружено состояние «обрыв» через логический блок L3.

Элемент задержки Del3 на выходе триггера START обеспечивает разрыв алгебраической петли. Тактовые сигналы GT поступают на счетчика S_BIT, который на 5-ом импульсе выдает с его выхода Hit логическую единицу (строб). Выделенный интервал времени используется для проверки значения принимаемого бита. Бит данных, поступивший через порт Line_, обрабатывается компараторами Comp1, Comp2 и поступает на схемы выделения сигналов высокого H или низкого L состояния. Выделенные сигналы переключают триггер _LINE_ который и выдает принимаемые биты на порт LINE_.

Одновременно производится определение длительностей высокого и низкого состояний, которое затем сравнивается с пороговыми значениями признаков паузы T_P и обрыва T_B. Элементы сравнения R1 и R2 при превышении установленных порогов возбуждают соответствующие триггеры PAUSE или BREAK. Триггер фиксации ошибки _ERROR возбуждается от входного порта _ERROR, а сбрасывается при возникновении состояния «пауза». Выход этого триггера поступает на выходной порт ERROR_. Стробы проверки уровня бит при возбужденном состоянии триггера START выдаются на выходной порт C.

Рис. 36. Схема модели селектора бит физического уровня приемника