Регистры
Регистры делятся на :
регистры сдвига;
регистры памяти;
регистры реверсивные.
Регистры строятся на Д триггерах. Д триггер строитьсяна синхронном JK триггере с исключением коллебателбного перехода.
Рис
V=R - высокое импедансное состояние микросхемы
V=0 рабочие состояние и выходная функция Q определяется состоянием информационных сигналов
R=0 Q=0 R=1 всегда рабочее состояние
Колебательным процессом называют процесс когда J=K=1 Qt=Q't+1
Регистры сдвига
Р
егистр
служит для сдвига поступивших на вход
J 1-го триггера информации информационных
импульсов. Переключение триггера
осуществляется при поступлении
синхроимпульса, причём срабатывание
триггера может осуществляться как по
фронту (переднему или заднему) импульса
(динамическое управление), так и по
вершине импульса (статическое управление).
Для организации статического управления
требуются дополнительные схемотехнические
решения в цепи синхронизации. Вход К
осуществляет сброс регистра в нулевое
состояние. Данный регистр позволяет
съём выходной информации в последовательном,
параллельном, прямом и обратном кодах.
При организации многоразрядных регистров
(более 6) становится значительным влияние
триггеров друг на друга через общий
источник питания. Это объясняется тем,
что сопротивление источника питания,
имеющего на выходе стабилизатор
(компенсационный) и сглаживающий фильтр
(С~1000мкФ), имеет конечное значение
на высоких частотах, характеризующих фронты импульсов (сотни МГц). Это сопротивление долей Ом и в сложных схемах, когда переключение отдельных элементов имеет случайное значение, может произойти ситуация, когда падение напряжения на zи.п. воспринимается, как сигнал за счёт обратной связи. Это приводит к сбою передачи информации. Для этого в цепь питания включают ВЧ фильтр, исключающий данную помеху. Этот фильтр также устраняет и электромагнитные наводки на проводники, а на монтажной плате корпусной проводник как бы охватывает всю схему.
Регистры памяти
Рис. 21. Регистр памяти и его обозначение.
В отличие от последовательного соединения триггеров, образующих регистр сдвига, их параллельное соединение образует регистр памяти.
В регистрах памяти триггеры не имеют соединения по информационным каналам. Общими цепями являются синхронизирующая цепь, цепь сброса в 0 (RESET). Данный тип регистров служит для хранения поступающих в параллельном коде информационных сигналов, а также съёма в параллельном коде выходной информации. Данный тип регистров обладает максимальным быстродействием. Для управления работой регистров служат управляющие входы V1, V2. Эти входы определяют состояние выходной шины, как показано в таблице:
V1 |
V2 |
Режим работы |
0 |
0 |
Информация проходит сквозь регистр |
0 |
1 |
Запись информации |
1 |
0 |
Считывание информации |
1 |
1 |
Отключение регистров от шины, т.е. переход в высокоимпедансное состояние |
Для исключения влияния переходных процессов последующих каскадов на предыдущие, в регистрах применяют триггеры типа MS.
