
- •Введение
- •Глава 1. Общие сведения о системе OrCad
- •1.1. Состав системы OrCad 9.2
- •Глава 1. Общие сведения о системе OrCad
- •1.1. Состав системы OrCad 9.2
- •1.2. Установка OrCad
- •1.2. Установка OrCad
- •Глава 2. Создание проекта в OrCad Capture
- •2.1. Общая характеристика программы OrCad Capture
- •Глава 2. Создание проекта в OrCad Capture
- •2.1. Общая характеристика программы OrCad Capture
- •2.2. Создание проекта
- •2.2. Создание проекта
- •2.2.1. Выбор типа проекта
- •2.2.2. Вывод на принтер/плоттер
- •2.2.2. Вывод на принтер/плоттер
- •2.3. Создание принципиальной схемы проекта
- •2.3. Создание принципиальной схемы проекта
- •2.3.1. Структура принципиальной схемы проекта
- •2.3.2. Настройка конфигурации проекта
- •2.3.2. Настройка конфигурации проекта
- •2.3.3. Размещение символов компонентов и электрических цепей
- •2.3.3. Размещение символов компонентов и электрических цепей
- •2.3.4. Иерархические блоки
- •2.3.4. Иерархические блоки
- •2.3.5. Размещение графических объектов и текста
- •2.3.5. Размещение графических объектов и текста
- •2.3.6. Использование макросов
- •2.3.6. Использование макросов
- •2.3.7. Просмотр страницы схемы
- •2.3.7. Просмотр страницы схемы
- •2.4. Библиотеки символов компонентов
- •2.4. Библиотеки символов компонентов
- •2.4.1. Сведения о библиотеках системы
- •2.4.2. Понятия символов, компонентов и их библиотек
- •2.4.2. Понятия символов, компонентов и их библиотек
- •2.4.3. Создание и редактирование компонентов
- •2.4.3. Создание и редактирование компонентов
- •2.5. Подготовка данных о проекте для других программ
- •2.5. Подготовка данных о проекте для других программ
- •2.5.1. Создание списка соединений
- •2.5.2. Создание отчетов
- •2.5.2. Создание отчетов
- •2.5.3. Импорт и экспорт принципиальных схем
- •2.5.3. Импорт и экспорт принципиальных схем
- •2.5.4. Использование OrCad Capture совместно с OrCad Layout
- •2.5.4. Использование OrCad Capture совместно с OrCad Layout
- •2.6. Информационная система cis
- •2.6. Информационная система cis
- •2.7. Подготовка к моделированию и оптимизации
- •2.7. Подготовка к моделированию и оптимизации
- •2.8. Список команд программы OrCad Capture
- •2.8. Список команд программы OrCad Capture
- •Глава 3. Подготовка схем с помощью pSpice Shematics
- •3.1. Общие положения
- •Глава 3. Подготовка схем с помощью pSpice Shematics
- •3.1. Общие положения
- •3.2. Редактирование принципиальных схем
- •3.2. Редактирование принципиальных схем
- •3.2.1. Настройка конфигурации
- •3.2.1. Настройка конфигурации
- •3.2.2. Создание принципиальных схем
- •3.2.2. Создание принципиальных схем
- •3.2.3. Печать схем, составление отчетов
- •3.2.3. Печать схем, составление отчетов
- •3.3. Редактирование символов компонентов
- •3.3. Редактирование символов компонентов
- •3.3.1. Мастер создания символов
- •3.3.1. Мастер создания символов
- •3.3.2. Создание символов вручную и их редактирование
- •3.3.2. Создание символов вручную и их редактирование
- •3.3.3. Атрибуты и шаблоны символов
- •3.3.3. Атрибуты и шаблоны символов
- •3.4. Иерархические структуры
- •3.4. Иерархические структуры
- •3.5. Подготовка к моделированию и запуск программ pSpice и Probe
- •3.5. Подготовка к моделированию и запуск программ pSpice и Probe
- •3.6. Список команд программы pSpice Schematics
- •3.6. Список команд программы pSpice Schematics
- •Глава 4. Моделирование с помощью pSpice
- •4.1. Составление задания на моделирование
- •Глава 4. Моделирование с помощью pSpice
- •4.1. Составление задания на моделирование
- •4.1.1. Структура текстового задания на моделирование
- •4.1.2. Директивы моделирования
- •4.1.2. Директивы моделирования
- •Load Bias Point — загрузка данных режима по постоянному току.
- •Sensitivity — чувствительность в режиме по постоянному току.
- •16. Вспомогательные файлы, определение параметров и функций.
- •4.2. Описание аналоговых компонентов
- •4.2. Описание аналоговых компонентов
- •4.2.1. Пассивные компоненты
- •4.2.1. Пассивные компоненты
- •4.2.2. Идеальные ключи
- •4.2.2. Идеальные ключи
- •4.2.3. Независимые источники сигналов
- •4.2.3. Независимые источники сигналов
- •Сигналы произвольной формы
- •4.2.4. Зависимые источники сигналов
- •4.2.4. Зависимые источники сигналов
- •4.2.5. Аналоговые функциональные блоки
- •4.2.5. Аналоговые функциональные блоки
- •4.2.6. Полупроводниковые приборы
- •4.2.6. Полупроводниковые приборы
- •4.2.7. Макромодели
- •4.2.7. Макромодели
- •4.3. Описание цифровых компонентов
- •4.3. Описание цифровых компонентов
- •4.3.1. Основные понятия
- •4.3.2. Устройства интерфейса
- •4.3.2. Устройства интерфейса
- •4.3.3. Аналого-цифровой интерфейс
- •4.3.3. Аналого-цифровой интерфейс
- •4.3.4. Цифроаналоговый интерфейс
- •4.3.4. Цифроаналоговый интерфейс
- •4.3.5. Модель вход/выход
- •4.3.5. Модель вход/выход
- •4.3.6. Устройства питания
- •4.3.6. Устройства питания
- •4.3.7. Генераторы цифровых сигналов
- •4.3.7. Генераторы цифровых сигналов
- •4.3.8. Цифровые компоненты
- •4.3.8. Цифровые компоненты
- •Глава 5. Вспомогательные программы
- •5.1. Программы моделирования и построения их результатов pSpice и Probe
- •Глава 5. Вспомогательные программы
- •5.1. Программы моделирования и построения их результатов pSpice и Probe
- •Аналоговые переменные
- •Цифровые переменные
- •5.2. Редактор входных сигналов Stimulus Editor
- •5.2. Редактор входных сигналов Stimulus Editor
- •5.3. Программа расчета параметров моделей аналоговых компонентов Model Editor
- •5.3. Программа расчета параметров моделей аналоговых компонентов Model Editor
- •5.4. Программа параметрической оптимизации pSpice Optimizer
- •5.4. Программа параметрической оптимизации pSpice Optimizer
- •Глава 6. Проектирование печатных плат
- •6.1. Редактор топологии печатных плат OrCad Layout
- •Глава 6. Проектирование печатных плат
- •6.1. Редактор топологии печатных плат OrCad Layout
- •6.2. Размещение компонентов и трассировка проводников в автоматическом режиме
- •6.2. Размещение компонентов и трассировка проводников в автоматическом режиме
- •6.2.1. Автоматическое размещение компонентов
- •6.2.2. Автоматическая трассировка проводников
- •6.2.2. Автоматическая трассировка проводников
- •6.3. Программа GerbTool
- •6.3. Программа GerbTool
- •6.4. Графический редактор Visual cadd
- •6.4. Графический редактор Visual cadd
- •Глава 7. Программа автоматизации проектирования печатных плат specctra 9
- •7.1. Общие сведения о программе specctra 9
- •Глава 7. Программа автоматизации проектирования печатных плат specctra 9
- •7.1. Общие сведения о программе specctra 9
- •7.2. Запуск программы
- •7.2. Запуск программы
- •7.3. Интерфейс программы
- •7.3. Интерфейс программы
- •7.4. Размещение компонентов
- •7.4. Размещение компонентов
- •7.4.1. Основные понятия
- •7.4.2. Подготовка к размещению компонентов
- •7.4.2. Подготовка к размещению компонентов
- •7.4.3. Интерактивное размещение компонентов
- •7.4.3. Интерактивное размещение компонентов
- •7.4.4. Примеры размещения компонентов
- •7.4.4. Примеры размещения компонентов
- •7.5. Трассировка проводников
- •7.5. Трассировка проводников
- •7.5.1. Основные понятия
- •7.5.2. Автоматическая трассировка
- •7.5.2. Автоматическая трассировка
- •7.5.3. Интерактивная трассировка
- •7.5.3. Интерактивная трассировка
- •Приложение 1. Словарь основных терминов
- •Список литературы
2.3.4. Иерархические блоки
2.3.4. Иерархические блоки
Любой фрагмент схемы можно оформить в виде иерархического блока, символ которого представляет собой прямоугольник, и затем разместить его на схеме, что позволяет уменьшить ее размеры. Другое применение иерархических блоков — представление с их помощью повторяющихся фрагментов схем: различных фильтров, усилителей, выпрямителей, сумматоров и т.п. Иерархический блок размещается на схеме по команде PlacoHierarchical Block или нажатием на кнопку панели инструментов. На рис. 2.30, апредставлено диалоговое окно этой команды, имеющее следующие панели:
Reference — позиционное обозначение иерархического блока;
Implementation Type -- тип иерархического блока, принимающий значения:
Schematic View — схема объекта,
VHDL — описание компонента на языке VHDL,
EDIF — список соединений в формате EDIF,
Project — проект ПЛИС,
PSpice Model — файл математической модели в формате PSpice; причем в этом блоке необходимо вручную разместить иерархические выводы,
PSpice Stimulus — файл внешнего воздействия в формате PSpice; причем в этом блоке необходимо вручную разместить иерархические выводы;
Implementation name — имя иерархического блока;
Path and filename — полное имя файла, в котором находится описание иерархического блока (не указывается, если файл размещается в каталоге текущего проекта, в этом случае в качестве имени его папки принимается имя иерархического блока);
Primitive — тип блока: Yes — элементарный блок; No — блок, имеющий иерархическую структуру, Default — устанавливается по умолчанию (в соответствием с настройкой конфигурации на закладке Hierarchy команды Options>Design Template (рис. 2.21, д);
User Properties — открытие диалогового окна для ввода дополнительных параметров блока.
а)
б)
Рис. 2.30. Диалоговые окна создания иерархического блока (а) и нанесения его выводов (б)
После закрытия этого окна курсором на схеме наносятся прямоугольные контуры символа иерархического блока и по команде Place>Hierarchical Pin или нажатием на кнопку панели инструментов вводятся выводы этого блока. В диалоговом окне команды (рис. 2.30, б) указываются:
на панели Name — имя вывода;
в графе Туре — тип вывода:
3 State — вывод цифрового компонента, имеющий три состояния;
Bidirectional — двунаправленный вывод цифрового компонента;
Input — вход;
Open Collector — вывод цифрового компонента типа открытый коллектор;
Open Emitter — вывод цифрового компонента типа открытый эмиттер;
Output — выход;
Passive — вывод пассивного компонента;
Power — вывод подключения к источнику питания;
на панели Width выбирается тип цепи, подключаемой к выводу:
Scalar — одиночная цепь;
Bus — шина.
Чтобы не открывать это окно каждый раз при размещении нового вывода, можно разместить все выводы блока одного типа, а затем отредактировать таблицу всех выводов (рис. 2.31), выбрав строку Edit Properties во всплывающем меню.
Рис. 2.31. Таблица свойств выводов
После завершения команды Place>Hierarchical Block автоматически создается папка с указанным именем (см. строки Implementation name, Path and filename на рис. 2.30, а). В эту папку необходимо поместить описание иерархического блока в виде его схемы замещения (если выбран тип блока Schematic View) или текстового описания на языке VHDL. На рис. 2.32 приведен пример схемного описания иерархического блока. Цепям, которые подключаются к выводам иерархического блока, присваиваются имена, совпадающие с именами соответствующих выводов, или по команде Place>Hierarchical Port или нажатием на кнопку панели инструментов вводятся внешние порты схемы этого блока (имена портов также должны совпадать с именами соответствующих выводов, чтобы обеспечить их электрическое соединение).
2.30a.gif
2.30b.gif
2.31.gif