46. Проверка собственной помехоустойчивости.

При проверке собственной помехоустойчивости убеждаются, что для рассматриваемого объекта в пределах допустимых неэлектрических воздействий z_an при любых возможных внутренних электромагнитных воздействиях не наступает нарушение функционирования.

Для практического подтверждения внутренней помехоустойчивости необходимо:

• Установить такие режимы функционирования, которые гарантируют наибольшую активность внутренних источников помех;

• Создать экстремальные внешние условия, т.е. z_{an min} и z_{an max}, в частности установить наибольшую допустимую температуру, так как с изменением температуры изменяются пороговые значения характеристик полупроводниковых элементов;

• Во время испытаний соблюдать условие z_aс = 0, т.е. объект следует тщательно защитить от внешних влияний.

Данные о собственной помехоустойчивости прибора достоверны лишь в том случае, если точно засвидетельствованы условия испытаний (функции прибора, характеристики испытательной установки, окружающие условия).

64. Снижение проникших помех средствами вычислительной техники.

1. Логические барьеры.

Рис. 10. Упрощенна модель барьеров для обеспечения электромагнитной совместимости управляющей техники на подстанции: U_st – напряжение помехи, воздействующее на управляющее устройство; U^* - ослабленное вторым барьером напряжение помехи; 1 – 3 – барьеры; 4 – производственный процесс; 5 – окружающая среда; 6 – устройство управления; 7 – электронный блок; 8 – логическое устройство; 9 – ошибка управления.

а) б) в)

Рис. 11. Образование логических барьеров в цепях управления: а – принципиальная схема; б – схема обычного двухполюсного управления; в – схема управления разъединителем с двумя логическими барьерами; S₁, S₂ … - импульсы управления; F – функция; А – логическая селекция адресов; НТ – выключатель привода разъединителя.

По аналогии с использованием логических барьеров между источниками и приемниками помех на пути их распространения (рис. 10) предусматриваются логические барьеры внутри электронных схем в цепях их управления. При этом ставится цель исключения ошибочного функционирования (активных аварийных и опасных режимов) даже в том случае, если часть схемы из-за помех работает ошибочно. Основной принцип создания логических барьеров (рис. 11, а) состоит в применении в устройствах с обычным управлением двухполюсной настройки коммутационных приборов (рис. 11, б). При электронном управлении логически барьеры распределяют по контурам схемы с напряжением 5 В, промежуточным контурам с напряжением 24 В и цепям управления с напряжениями 60 или 220 В для того, чтобы как можно сильнее ослабить логическую зависимость барьеров между собой и исключить прозрачность нескольких логических барьеров при возникновении систематической помехи. Например, для электронных приборов, в которых предусмотрена только одна функция, предположим, защиты от ошибочных включений, достаточно простое и надежное решение состоит в блокировке цепи управления, если позволяют условия. Следовательно, в таких приборах к наиболее тяжелым последствиям может привести деблокировка. Ошибочное управление может возникнуть только тогда, когда одновременно производится управление и, кроме того, команда на управление, исходящая от оператора, ошибочна.

Логические барьеры предназначены для предотвращения угрозы, что в большинстве случаев означает ориентацию на блокировку (рис. 11, в).

Эффективность барьера гарантируется лишь тогда, когда имеется возможность ее проверки путем диагностики. Так как при испытаниях одного барьера, логическое состояние которого изменяется, может оказаться поврежденным второй барьер (иметь тривиальное повреждение), то оптимальным во многих случаях представляется выбор трех логических барьеров.

При диагностике по мере надобности испытываются крайние режимы логического барьера, например при отсутствии сигнала или самопроизвольном срабатывании коммутационного аппарата. Так, при управлении коммутационными аппаратами для кодирования адресов путем сравнения проверяется, сработал ли только нужный тракт, или наряду с этим сигнал поступил и по ложным трактам FP, или же не сработала ни одна цепь (КР на рис. 12). Сообщение о повреждении передается в вычислительную машину более высокой иерархии, чтобы, по крайней мере, при ложном тракте FP поддерживать остальные логические барьеры в закрытом состоянии.

2. Целесообразный выбор переходов состояний.

Из числа возможных состояний режимов электронная система при данной команде управления принимает требуемое состояние В_n. Вследствие воздействия помехи это состояние может исказиться в другое состояние В_f или перейти в свободное состояние F, которое не является рабочим (рис. 12). В то время как состояние В_f вызывает активное нарушение требуемого функционирования (опасность), в состоянии F наступают активные или пассивные нарушения функционирования (помехи). Так как состояние F невозможно в нормальном рабочем режиме, оно может идентифицироваться как ошибочное. Задача состоит в том, чтобы требуемое рабочее состояние В_n из-за помех не перешло в какое-либо состояние В_f, особенное с большой вероятностью в различные ошибочные состояния F_a или F_p (рис. 12).

Рис. 12. Внутренние состояния последовательной схемы и переходы состояний z под действием команд управления и электромагнитных помех: В_n – актуальное рабочее состояние; В_f – неактуальное состояние; Вl – блокировка; F_a – активное ошибочное состояние; F_p – пассивное ошибочное состояние; 1 – количество состояний последовательной схемы; 2 – выдача сигналов без контроля состояний; 3 – выдача сигналов с контролем состояний; 4 – команды управления; 5 – помеха; 6 – рабочее состояние; 7 – сигнал без помехи; 8 – активные ошибки функционирования; 9 – пассивные ошибки функционирования; 10 – ошибочные состояния; 11 – контроль ошибочных состояний.

Предполагая вероятности переходов одинаковыми, можно считать, что вероятность перехода P_f отличалась от единицы, рабочие состояния должны быть отделены от промежуточных ошибочных на определенную дистанцию Хемминга. Однако это стремление, малоэффективно, если при воздействии помехи ожидаются не случайные переходы, а упорядоченное поведение схемы. Оно имеет место, если предполагается предпочтительное логическое состояние, которое может вызвать режимы, характерные для схемы, например накопление, подсчет или смещение и т.п. (Q_A, Q_B, Q_C, Q_D в табл. 2).

Таблица 2

Очередность смещений 4-битового регистра при U_st= - 6В.

Характеристики регулирования можно использовать так, чтобы вызванные помехами переходы различались как ошибочные. Для этого, например, предпочтительные состояния схемы следует воспринимать не как рабочие, а как ошибочные или использовать свободные входы данных для ошибочных состояний.

3. Контроль состояний и распознавание ошибок.

Если последовательная схема почти полностью загружена рабочими состояниями, то с большой вероятностью под воздействием помех наступают иные рабочие состояния. В этом случае предпочтительно дополнить последовательные части схемы логическими состояниями B_Z. Если приписать каждому рабочему состоянию B₀ с функцией отчетливое состояние из запаса дополнительных , то это позволяет образовать для каждого требуемого рабочего состояния общую схему с B_а= B₀, B_Z= B_0, . Тем самым все не относящиеся к функции B_Z и B₀ становятся различными ошибками. Контрольным устройством можно определить, выполняется ли функция (рис. 13).

Рис. 13. Использование дополнительной последовательной схемы для контроля состояний: B₀ – рабочее состояние; – функция рабочего состояния; - устройство контроля; 1 – последовательная схема; 2 – дополнительная схема; 3 – сигнал запирания; 4 – сигнал сообщения.

Например, можно выбрать в качестве функции преимущественные состояния, равные B_Z= B₀. Тем самым можно раздельно ввести рабочие состояния на торы данных двойного регистра (рис. 14).

Рис. 14. Разнесенный двойной регистр для запоминания рабочих состояний: B₀+B_Z – рабочее состояние; FD – деблокировка ворот данных; FS – деблокировка ворот управления; М – сигнал сообщения; S – запирающий сигнал; TS – ворота управления; TD – ворота данных; - устройство контроля; 1 – входы данных; 2 – входы управления.

Далее рекомендуется в течение неактивной фазы последовательной схемы (рис. 15) ввести на входы данных легко распознаваемые ошибочные состояния. Устройство контроля может блокировать активные ошибочные состояния только спустя время цикла t_Z. Времена циклов составляют десятки наносекунд в комбинаторных схемах и могут достигать сотен микросекунд в громоздких последовательно работающих схемах с контролем алгоритма. В течение рабочей фазы цикл контроля автоматически запускается и регулярно повторяется.

Рис. 15. Фазовая модель работы последовательной схемы: 1 – активная фаза; 2 – запоминающая фаза; 3 – рабочая фаза.

4. Установление допуска ошибок путем использования избыточности.

Описанные ранее мероприятия позволяют обеспечить высокую надежность борьбы с активными нарушениями функционирования и обусловленной ими опасностью. Такого рода активные ошибки с высокой вероятностью распознаются и преобразуются в пассивные ошибки, помехи. Повышенная вероятность блокирования опасного состояния подразделяется на уровни путем использования принципа избыточности. Всегда блокировка опасного состояния имеет приоритет по отношению к задержанным состояниям, помехам. Упорядочивание для каждой функции производится дифференциально. Например, на подстанции высокого напряжения можно ожидать опасности повреждения системы управления разъединителями при активных ошибках функционирования и срабатывания системы защиты при пассивных.

Избыточность обеспечивается многократным повторением функционирования (последовательная избыточность) и построением системы m из n (m < n) связанных частичных систем (параллельная избыточность). При этом необходимо учитывать, что последовательная избыточность пригодна для работы только с помехами, а параллельная – и с повреждениями. Примером этого является многократная автоматическая выдача импульсов управления и создание двух равноценных частичных систем.

В дальнейшем допуски ошибок в значительной мере будут обеспечиваться корректирующими микросхемами.

Также возможна координация стохастических воздействий помех (U, s) и стохастической помехоустойчивости путем соответствующего выбора типов схем (рис. 16). Исходя из плотности вероятности f (U_max, s) достигается при помощи схемы с предпочтительными функциями распределения F(U_max) и F(s) малая вероятность ошибки:

Рис. 16. Возможности снижения вероятности Р ошибки, вызванной напряжением помехи U_st: а – зависимости вероятности Р от максимального значения U_{st max} напряжения помехи; б – зависимости вероятности Р от скорости изменения напряжения помехи; 1 – влияние защитных схем; 2 – повышение устойчивости к к повреждениям; 3 – повышение помехоустойчивости соответствующими элементами; 4 – снижение паразитных емкостей связи (пропускаются лишь очень крутые импульсы); 5 – снижение чувствительности схемы; f (s) – плотность вероятности; F(s) – интегральная функция распределения.

Например, для обычных емкостных связей и при использовании TTL-техники имеет место относительно большой диапазон скоростей изменения сигналов (рис. 16, б), в котором становятся возможны ошибки за счет прозрачности разделительного элемента и чувствительности этой схемы. Снижением чувствительности схемы уменьшается и вероятность ошибки.