19Билет

1 Синхронды rs триггер, оның шартты белгіленуі және оның қолданылуы

С синхронды сигналы үшін қосымша кіріс болады.Триггерлердің функционалды схемаларда шартты белгіленуі және ЖӘНЕ-ЕМЕС элементтерінде жүзеге асады. Sжәне R кіріс сигналдары ақпаратты,ал С кірісінде – синхронды болып саналады және олар арқылы триггерлер ауыстырылып-қосылуы орындалады.Триггерлер сенімді жұмыс жасау үшін С кірісіндегі ауыстырып қосу сигналының ұзақтығы триггердің ауыстырып-қосу сигналынан аз болмауы қажет. Триггердің ауыстырып қосу уақыты деп кіріс сигналдарының өзгеру кезеңінен бастап сәйкес шығыс куйлері өзгеруіне дейінгі өтетін уақытты айтады, ол триггер құрамына кіретін логикалық элементтердегі сигналдар кідірісімен анықталады.

R

Q

C

Q

S

Синхронды RS шартты белгіленуі

2

Микропроцессорлардың архитектурасы және негізгі сипаттамалары мен ерекшеліктері.

20Билет

1 Цифрлық компаратор, оның шартты белгіленуі және оның қолданылуы

Екі n-разрядты екілік А және В сандарын салыстыру үшін арналған. Осы есепті шешу үшін алдымен А және В сандарының әр разрядын салыстырады. Осы операцияны орындайтын логикалық элемент екі модуль бойынша сумматор. Оған мына теңдеу сәйкес келеді:  2 Екісатылы RS триггер, оның шартты белгіленуі және оның цифрлық құрылғыларда қолданылуы

RS тригер-логикалық нол мен логикалық бірлік күйлерінің жекелей құратын тригер. RS -тригерлердің жалпы мағынасы және немесе -емес(а)және емес(б)элементтерінң жүзеге асыратын оның нұсқалары суретте көрсетілген.

21Билет

1Жартылай сумматор, оның шартты белгіленуі және оның қолданылуы

Бір разрядты екілік а және в сандардың қосындысы келесі кестеге сәйкес жасалады:

a	b	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Одан S қосындысы және С тасылмалдауы мына формуламен есептелінеді: S=  ,C= , С = НЕМЕСЕ-ЕМЕС элементіне келтіру үшін бұл формуланы өзгертейік: S=  C= a∙b= Алынған формулалар негізінде жартылай сумматор синтезделуі мүмкін. Жартылай сумматор бұл бір разрядты екі сандардың қосындысын орындайтын құрылғы. (сурет 7а) Жартылай сумматор үшін дизъюнктивті форманы құру барысында:  S=  C=a∙b Сурет 7 Жартылай сумматордың схемасы мен оның белгіленуі.

2 Т триггер, оның шартты белгіленуі және оның цифрлық құрылғыларда қолданылуы Ол бірразрядты толық сумматорлар негізінде құралады. Толық сумматордың әр біреуі төменгісінен басқасы, үш кіріс сигналын (2 қосылатын және төменгі разрядтан тасымалдау сигналы) қабылдау қажет.  9 суретте екі төрт разрядты а және в сандарын қосуға арналған схема көрсетілген. С₄ тасымалдау сигналы ақиқат болады егер С₃ мәні дұрыс болса. Осындай сумматорлар Тізбекті тасымалдауы бар сумматор деп аталады.  Төмендегі схема интегралды түрде шығарылады. Оның төменгі разрядында толық сумматор қолданылады, схеманың разрядтілігін жоғарлату үшін.  Сурет 9. Тізбекті тасымалдауы бар сумматордың схемасы