Применение сапр Cadence в разработке pdk
Средства проектирования пакета Cadence [7,8] охватывают все стадии разработки – от проектирования на системной уровне с использование IP-блоков до уровня логического, схемотехнического и топологического проектирования СБИС, а также их корпусирования и формирования документации для передачи в производство. Кроме того Cadence включает инструментальные средства проектирования печатных плат, программно-аппаратные средства эмуляции для ускорения процесса разработки.
Для разработки и тестирования PDK используются следующие средства Cadence:
1) Virtuoso Schematic Editor – для создания принципиальной электрической схемы, реализующей создаваемые тесткейсы.
2) Virtuoso XL Layout Editor – для создания топологического описания тесткейса, трассировки ячеек. Данный топологический редактор имеет удобный пользовательский интерфейс, поддерживает иерархические проекты и параметризацию ячеек, легко интегрируется с ведущими средствами проектирования различных уровней. Встроенный язык управления SKILL позволяет настроить процесс проектирования топологии под требования заказчика.
3) Virtuoso Analog Design Environment (ADE) – для проведения моделирования и анализа схем, создания нетлиста из схемотехнического описания. В зависимости от сложности и объема решаемых задач ADE может интегрировать различные системы аналогового моделирования (Spice, Spectre, Mica, UltraSim и др.). Кроме того ADE обеспечивает обратную аннотацию паразитных параметров, экстрагируемых из топологического описания.
4) Assura DRC/LVS и RCX – для проверки топологии на конструктивно-технологические ограничения и соответствие исходной схеме, экстракции паразитных параметров из топологии.
5) QRC Extraction – для экстракции паразитных параметров из топологии. В отличии от Assura RCX предоставляет более широкие возможности (например, позволяет проводить подложечный шумовой анализ).
6) Virtuoso Power System – для моделирования эффектов IR-drop (падения напряжения в шинах питания) и электромиграции.
7) RelXpert – моделирование деградации приборов и надежности.
Кроме того помимо Cadence Assura существует необходимость также проводить DRC и LVS анализ с помощью средств Mentor Graphics (Calibre).
По мере разработки PDK возникает необходимость в сравнении исправлений и обновлений, внесенных после выпуска новой версии PDK, или для создания глобального автоматического отчета по результатам работы DRC или LVS проверки одним из вышеизложенных инструментов. Для этих целей используются скрипты, программы, написанные с использование языков программирования Tcl, Skill, Shell и Perl операционной системы Linux.
Заключение
Таким образом, в данной работе рассмотрены основные трудности и факторы, с которыми сталкивается разработчик аналоговых и цифро-аналоговых устройств, связанные с тенденцией современной электроники – минимизация элементной базы. Эффекты, связанные с переходом в субмикронную область, требуют учета при проектировании ИС.
Рассмотренные особенности маршрута проектирования аналоговых блоков СБИС необходимо иметь ввиду при разработке Process Design Kit (PDK), включающего в себя спецификации на процессы, технологические файлы, параметры приборов, командные файлы для проведения физической верификации и экстракции параметров с использованием технологий Cadence, а также библиотеки параметризованных приборов, построенные на основе языка SKILL, поддерживаемые технологическими процесса. Также рассмотрены и проанализированы основное средства САПР Cadence, необходимые разработчику PDK.