
- •2)Представление графической информации в эвм
- •3)Системы счисления, применяемые в эвм, назначения систем. Позиционные и непозиционные системы счисления.
- •4)Представления вещественных чисел. Нормальная форма записи числа.
- •9) Алгебра логики. Основные логические функции.
- •11) Зависимости между логическими операциями (законы).
- •12) Классификация запоминающих устройств.
- •Классификация
- •13) Типовые логические узлы и блоки. Триггер, логические схемы триггеров, принцип работы.
- •14) Классификация триггеров. Недостатки и преимущества триггеров. Синхронизация сигналов с помощью триггеров.
- •15) Типовые логические узлы и блоки. Сумматор. Классификация сумматоров.
- •По способу реализации[править | править исходный текст]
- •По принципу действия[править | править исходный текст]
- •По архитектуре[править | править исходный текст]
- •По способу действия[править | править исходный текст]
- •По способу организации переноса[3][4][править | править исходный текст]
- •21) Определение кеш памяти. Виды кеш памяти
- •22) Организация процессора. Этапы развития процессоров.
- •23) Магистрально-модульный принцип построения эвм
- •5.1. Концепция многоуровневой памяти
- •5.2. Сверхоперативная память
- •5.2 1. Созу с прямым доступом
- •5.2.2. Созу с ассоциативным доступом
- •5.3. Виртуальная память
- •5.3.1. Алгоритмы замещения
- •5.3.2. Сегментная организация памяти
- •27) Принцип программного управления
- •32) Обработка прерываний. Возникновение обработки прерываний. Источник аппаратного прерывания.
13) Типовые логические узлы и блоки. Триггер, логические схемы триггеров, принцип работы.
триггер (триггерная система) — класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов. Каждое состояние триггера легко распознаётся по значению выходного напряжения. По характеру действия триггеры относятся к импульсным устройствам — их активные элементы (транзисторы, лампы) работают в ключевом режиме, а смена состояний длится очень короткое время.
14) Классификация триггеров. Недостатки и преимущества триггеров. Синхронизация сигналов с помощью триггеров.
Триггер (триггерная система) — класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов. Каждое состояние триггера легко распознаётся по значению выходного напряжения. По характеру действия триггеры относятся к импульсным устройствам — их активные элементы (транзисторы, лампы) работают в ключевом режиме, а смена состояний длится очень короткое время.
Триггерные схемы классифицируют также по следующим признакам:
числу целочисленных устойчивых состояний (основанию системы счисления) (обычно устойчивых состояний два, реже — больше, см. двоичный триггер, троичный триггер, четверичный триггер[8], …, десятичный триггер, …, n-ичный триггер, …);
числу уровней — два уровня (высокий, низкий) в двухуровневых элементах, три уровня (положительный, ноль, отрицательный) в трёхуровневых элементах[9], …, N-уровней в N-уровневых элементах, … ;
по способу реакции на помехи — прозрачные и непрозрачные. Непрозрачные, в свою очередь, делятся на проницаемые и непроницаемые.
по составу логических элементов (триггеры на элементах И-НЕ, ИЛИ-НЕ и др.).
Достоинством раздельного запуска является более высокое быстродействие триггера (меньшее разрешающее время) Недостаток – необходимость в двух генераторах запуска при подачи импульсов в разные точки схемы или более сложный генератор запуска при подаче запускающих импульсов в одну точку, т.к. он должен формировать попеременно разнополярные импульсы.
15) Типовые логические узлы и блоки. Сумматор. Классификация сумматоров.
Сумматор — устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов
По способу реализации[править | править исходный текст]
механические
электромеханические
электронные
пневматические
По принципу действия[править | править исходный текст]
на счётчиках, считающие количества импульсов в операндах
функциональные, выдающие на выходах значения логической функции суммы по модулю и логической функции разряда переноса:
каждый раз вычисляющие функцию разряда суммы по модулю и функцию разряда переноса
с таблицами заранее вычисленных значений функции разряда суммы по модулю и значений функции разряда переноса записанных в:
ПЗУ, ППЗУ (аппаратные) или
ОЗУ (аппаратные и программные)
По архитектуре[править | править исходный текст]
четвертьсумматоры — бинарные (двухоперандные) сумматоры по модулю без разряда переноса, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма по модулю;
полусумматоры — бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (старший разряд);
полные сумматоры — тринарные (трёхоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (более старший разряд). Такие сумматоры изначально ориентированы только на показательные позиционные системы счисления.[источник не указан 1090 дней]