
- •II. Pamięci
- •Pojedyncza I sieć jednostek pamięci (o wielu wejściach) zbudowanych na bramkach or
- •Komórka pamięci o pojemności 1 bit, po lewej sram, po prawej dram
- •Porównanie parametrów urządzeń pamięci
- •Struktura logiczna 1-bitowej komórki pamięci
- •Schemat (I symbol) fizycznej jednostki pamięci I jej łączy z zewnętrzem
- •Tablica wartości modułu sterującego pamięci
- •Przykład adresów I zawartości sześciu spośród 210 słów pamięci
- •Dekodowanie I demultipleksowanie adresów na kości dram 64k
- •Schemat logiczny pamięci rom
- •Struktura logiczna pamięci rom 25×8
- •Tabela wartości dekodera
- •Komórka pamięci rom – (Metal Oxide Semiconductor)
- •Typowa organizacja pamięci podręcznej
- •Przykład odwzorowania bloków pamięci ram na linie pamięci podręcznej
Schemat (I symbol) fizycznej jednostki pamięci I jej łączy z zewnętrzem
Jednostka pamięci zawiera wewnątrz informację o liczbie słów jakie może przechować i długości pojedynczego słowa.
Operacje zapisywania i odczytywania
Po otrzymaniu sygnału ‘in’ obwody elektroniczne pamięci wykonują następujące działania:
- wprowadzają binarny adres na linię adresową,
- wprowadzają bity danych na linię wejścia,
- otwierają bramkę ‘write’,
- pamięć pobiera bity danych i umieszcza je w słowie o podanym adresie.
Jeżeli jest to sygnał ‘out ‘działania są następujące:
- obwody elektroniczne wprowadzają binarny adres na linię adresową,
- aktywują wejście ‘read’
- pamięć pobiera bity danych z słowa o podanym adresie i wprowadza je na linię wyjścia.
Zawartość komórki, z której zostały pobrane dane nie zmienia się, to znaczy operacja odczytu nie jest destruktywna.
Pamięć aktywna |
Read/ write |
Operacja
|
0 |
- |
- |
1 |
0 |
Write |
1 |
1 |
Read |
Tablica wartości modułu sterującego pamięci
Zmienna ‘pamięć dostępna’ jest konieczna gdy pamięć RAM komputera jest zbiorem wielu kości (chipów), wartość zmiennej = 1 pozwala na dostęp do jednej wybranej kości, inne pozostają nieaktywne.
Kodowanie i multipleksowanie sygnałów komunikacyjnych
Drugim niezbędnym składnikiem kości pamięci są układy dekodujące sygnały z linii adresowych. W użyciu są systemy adresujące do całych słów jak i systemy adresujące oddzielnie do każdego bitu słowa. Tutaj poprzestaniemy na tym drugim rozwiązaniu.
Duża pojemność pamięci DRAM (a zatem duża liczba komórek pamięci) w zasadzie wymaga wielościeżkowych linii adresowych a każda z nich kończy się pinem (nóżką) lub stykiem na kości pamięci. Tymczasem obecnie stosowane moduły (karty) pamięci (Dual In-line Memory Module) jest miejsce na nieco ponad 200 styków. Ponadto magistrale adresowe o liczbie ścieżek równej liczbie słów w pamięciach zajmowałyby zbyt dużo miejsca. Powyższych komplikacji można uniknąć stosując kodowanie i/lub multipleksowanie (przesyłanie jedną ścieżką wielu sygnałów) sygnałów adresowych oraz sygnałów read/write na liniach CPU pamięć RAM.
Kodowanie
Aby je uprościć buduje się kości o pojemnościach 2k słów. Wówczas każdej komórce o pojemności jednego słowa można przypisać adres ( numer identyfikacyjny), który w postaci binarnej jest ciągiem k zer i jedynek. Takich ciągów jest dokładnie 2k. Wystarczy więc aby magistral adresowa posiadała k (a nie 2k ) linii adresowych. Procesor dokonuje wyboru konkretnej komórki wewnątrz pamięci wprowadzając k-bitowy adres do linii adresowych. Wewnętrzny dekoder pamięci przyjmuje adres i otwiera ścieżkę do wybranej komórki. Pojedyncza kość pamięci może mieć objętość od 1K(ilo) (210) do wielu G(iga) (232) bajtów. Na przykład jednostka pamięci o pojemności 1K słów o długości 16 bitów każde, ma pojemność 210*2 = 2048 bajtów.
adres binarny |
adres dziesiętny |
zawartość słowa (przykłady) |
0000000000 |
0 |
1011010101011101 |
0000000001 |
1 |
1010101110001001 |
0000000010 |
2 |
0000110101000110 |
|
. |
. |
|
. |
. |
1111111101 |
1021 |
1001110100010100 |
1111111110 |
1022 |
0000110100011110 |
1111111111 |
1023 |
1101111000100101 |