Мал. 30.1. Принципова схема генератора пилкоподібної напруги
При включенні живлення конденсатор С1 розряджений, він починає заряджатися через ланцюг D2R5 і вихід підсилювача DA1, на якому встановилося низька напруга, інший вивід конденсатора С1 підключений до виходу ОП DA2, на якому напруга зростає. Як тільки ця напруга досягне порога перемикання тригера Шмітта DA1, то тригер переключиться і на його виході встановиться деяка напруга, яка через діод D1 і резистор R4 буде спочатку розряджати, а потім заряджати до іншої полярності конденсатор С1. Далі процес повторюється і схема переходить в автоколивальний режим.
Оскільки резистори R4 і R5, через які відбувається заряд і розряд конденсатора С1 мають різний номінал, то і час заряду і розряду конденсатора буде різним, відповідно пикоподібна напруга на виході ОП DA1 буде довго наростати і швидко спадати.
Частота пилкоподібного сигналу на виході генератора визначається за формулою
F=0,7*R3/(2*C1*R6*(R4+R5))
де F - частота в Герцах; R3, R6, R4, R5 - опори в Омах; C1 - ємність в Фарадах. За вказаних на схемі параметрах компонентів частота генерації буде дорівнює 41 Гц.
На виході OUT2 генератора присутні короткі імпульси, які можуть бути використані для синхронізації.
В якості операційних підсилювачів DA1, DA2 можуть бути використані практично будь-які ОП з внутрішньої корекцією, наприклад, 741, 140УД708 і т.д. Діоди D1, D2 - будь-які малопотужні кремнієві, наприклад, КД503, КД509.
СРС №31
Позитивна і негативна логіка
Логіка називається позитивною, якщо високий потенціал відображає одиницю, а низький, - нуль. Якщо навпаки, високий потенціал відображає нуль, а низький, - одиницю, то логіка називається негативною. Дане правило називають логічною угодою.
Найважливішим наслідком застосування негативної логіки є те, що при переході від позитивної логіки від'ємної функція І перетворюється на АБО, і навпаки.
Це можна проілюструвати наступним чином:
- В позитивній логіці, - в кімнаті взимку Тепло, якщо батареї опалення Включені І вікна Закрито (Т = ВЗ);
- В негативній логіці, - в кімнаті взимку НЕ Тепло, якщо батареї опалення НЕ Включені АБО вікна НЕ Закрито (-Т = -В + -З).
Тут І переходить в АБО коли вхідні аргументи і висновок заперечуються, при цьому зміст виразу практично не змінюється.
Завдяки цьому переходу від І до АБО і вдається за допомогою однотипних елементів інвертуючого базису отримувати всі інші логічні функції. Про це говорять два постулати де 'Моргана:
АВ = `А + `В; А + В = ` А`В.
Для доказу одного з них складемо таблицю істинності функції І:
Перепишемо цю таблицю у символах рівнів потенціалів Н - High, високий; L - Low, низький, вважаючи її записаної для позитивної логіки:
Остання таблиця не залежить від виду логіки і характеризує роботу технічного пристрою (логічного елемента), який при позитивній логіці є елементом І. Визначимо чим же є цей пристрій при негативній логіці. Знову повернемося до нолям і одиницям, враховуючи їх еквівалент для негативної логіки:
Отримана таблиця істинності відповідає елементу АБО. Отже, розглянутий логічний елемент в негативній логіці є логічним елементом АБО. Звідси загальний висновок: якщо логічний елемент в позитивній логіці реалізує функцію І, то в негативній логіці цей же елемент реалізує функцію АБО, і навпаки, логічний елемент АБО позитивної логіки реалізує функцію І в негативній логіці.
Застосування разом із позитивною логікою і негативною логіки дозволяє будь-яке складне логічне перетворення виконати із застосуванням тільки логічних елементів І - НЕ або тільки АБО - НЕ.
Покажемо це хоча б для найпростіших функцій булева базису.
СРС №32
Логічний елемент І на діодах
Рис.32.1. ФУНКЦІЯ "І".
А)
Якщо на обидва входи подано низьке
, то це рівнозначно тому, що обидва входи
заземлені. При цьому діоди
під дією відкриті і знаходяться в
провідному стані. Через джерело живлення,
і відкриті діоди буде протікати струм.
При цьому на виході напруга буде дорівнює
прямим падіння напруги на діодах. Цей
рівень напруги є низьким і відповідає
логічному "0".
Б)
Якщо на один з входів подати логічну
"1"
,
то відповідний діод закриється, і через
нього НЕ буде протікати струм, але інший
діод, на який діє напруга
, Залишатиметься відкритим, забезпечуючи
тим самим низький рівень напруги на
виході.
В)
Тільки якщо
, всі діоди будуть закриті, що не будуть
шунтувати навантаження, і на виході
буде високий рівень напруги.
Недоліком діодно-резисторної логіки є низький рівень завадостійкості. Дія на вході будь імпульсної перешкоди практично відразу ж відбивається на значенні вихідного сигналу.
СРС № 33
Тема. Логічний елемент або на діодах
Харчування багатьох систем повинно перемикатися між кількома джерелами постійної напруги, наприклад, між мережним AC / DC адаптером, портом USB і вбудованою батареєю. Це перемикання можна виробляти просто вручну, але, звичайно ж, переважно варіант, коли перемикання відбувається автоматично. У простому випадку завдання вирішується за допомогою показаної на рисунку 1 схеми «АБО», зібраної на діодах Шотткі. На жаль, пряме падіння напруга на діодах Шотткі може лежати в діапазоні від 300 до 600 мВ. Через це втрачається зайва потужність, гріється схема, а до споживача доходить меншу напругу.
Малюнок 33.1 Схема « АБО» на діодах Шотткі підключає до навантаження джерело з найбільшим напругою .
Ефективну заміну діодним схемою « АБО» можна зробити , використовуючи P- або N - канальні MOSFET транзистори , відповідний ОУ і кілька пасивних компонентів. Нижче описується така схема , призначена для перемикання позитивних шин харчування. Конструкція з P- канальними MOSFET транзисторами придатна для систем з напругою живлення 3.3 В і вище , у той час , як для схем з меншими напругами і бóльшими струмами , за наявності відповідного джерела зміщення для ОУ , краще підходять N- канальні транзистори .
Позитивний струм у схемі з N- канальними MOSFET транзисторами тече з стоку , а в схемі з P- канальними транзисторами - з витоку . Внутрішній діод транзистора при нормальному режимі на роботу схеми впливу не робить .
Найперша наше завдання при конструюванні схеми - вибір відповідного MOSFET транзистора. Для найгіршого випадку , опір каналу R відкритого транзистора має бути достатньо малим , щоб при максимальному струмі I пряме падіння напруга I × R було настільки низьким , щоб задовольняти вимогам, що пред'являються до конструкції . На транзисторі з опором каналу 0.01 Ом при струмі 5 А падає напруга 50 мВ. Не можна випускати з розгляду та рассеиваемую транзистором потужність , рівну R × I2 , а також , результуюче підвищення температури транзистора.
Друге завдання - вибір операційного підсилювача , здатного працювати від існуючих в системі напруг і адекватно керувати затворами MOSFET транзисторів. Для схеми з P- канальними транзисторами необхідний ОУ з rail - to - rail входами і виходами. Для схеми з N- канальними транзисторами підійдуть багато ОУ , основна вимога до яких - можливість живлення від однополярного джерела . Велике значення , також , має напругу зсуву нуля підсилювача , що позначається VOS . Сумарна ширина вікна ± VOS повинна бути менше , ніж вимагається падіння напруги на MOSFET . Наприклад , якщо потрібно , щоб при повному навантаженні падіння напруги на транзисторі не перевищувало 10 мВ , напруга зсуву використовуваного ОУ має бути ± 5 мВ або краще.
R1/R2 , R11/R12 , і R21/R22 утворюють подільники напруги , що зміщують входи операційних підсилювачів на рівень трохи нижчий , ніж напруги на входах , підключених до контрольованого виходу схеми ( Малюнки 2 і 3). Це зміщення повинно перевищувати власне , вказане в довідкових даних , максимальна напруга зсуву нуля підсилювачів , щоб бути абсолютно впевненим , що в серійних партіях виробів всі ОУ завжди зможуть вимикати MOSFET транзистори при подачі зворотної напруги . Наприклад , в схемі з P- канальними транзисторами і напругою живлення 5 В , резистори R1 і R2 зміщують інвертується вхід ОП на 99.9 % від вхідної напруги , або на 4.995 В. У сталому режимі ОУ управляє включеним MOSFET транзистором таким чином , щоб, з точністю до напруги зсуву , підтримувати однакові напруги на обох входах . У разі ідеального ОУ , з нульовим зміщенням , і при невеликих струмах навантаження , канал MOSFET транзистора лише трохи збагачується , і схема встановлює на ньому пряме падіння напруги 5 мВ. Цей незначний ефект є єдиним недоліком , обумовленим подачею додаткового зміщення допомогою дільника R1 і R2. Якщо опір транзистора занадто велике, і при повному навантаженні напруга на ньому підтримуватися на рівні 5 мВ не може , напруга на виході ОП встановлюється рівним вхідному , і транзистор повністю відкривається .
СРС № 33
Тема. Логічний елемент або на діодах
Харчування багатьох систем повинно перемикатися між кількома джерелами постійної напруги, наприклад, між мережним AC / DC адаптером, портом USB і вбудованою батареєю. Це перемикання можна виробляти просто вручну, але, звичайно ж, переважно варіант, коли перемикання відбувається автоматично. У простому випадку завдання вирішується за допомогою показаної на рисунку 1 схеми «АБО», зібраної на діодах Шотткі. На жаль, пряме падіння напруга на діодах Шотткі може лежати в діапазоні від 300 до 600 мВ. Через це втрачається зайва потужність, гріється схема, а до споживача доходить меншу напругу.
Малюнок 33.1 Схема « АБО» на діодах Шотткі підключає до навантаження джерело з найбільшим напругою .
Ефективну заміну діодним схемою « АБО» можна зробити , використовуючи P- або N - канальні MOSFET транзистори , відповідний ОУ і кілька пасивних компонентів. Нижче описується така схема , призначена для перемикання позитивних шин харчування. Конструкція з P- канальними MOSFET транзисторами придатна для систем з напругою живлення 3.3 В і вище , у той час , як для схем з меншими напругами і бóльшими струмами , за наявності відповідного джерела зміщення для ОУ , краще підходять N- канальні транзистори .
Позитивний струм у схемі з N- канальними MOSFET транзисторами тече з стоку , а в схемі з P- канальними транзисторами - з витоку . Внутрішній діод транзистора при нормальному режимі на роботу схеми впливу не робить .
Найперша наше завдання при конструюванні схеми - вибір відповідного MOSFET транзистора. Для найгіршого випадку , опір каналу R відкритого транзистора має бути достатньо малим , щоб при максимальному струмі I пряме падіння напруга I × R було настільки низьким , щоб задовольняти вимогам, що пред'являються до конструкції . На транзисторі з опором каналу 0.01 Ом при струмі 5 А падає напруга 50 мВ. Не можна випускати з розгляду та рассеиваемую транзистором потужність , рівну R × I2 , а також , результуюче підвищення температури транзистора.
Друге завдання - вибір операційного підсилювача , здатного працювати від існуючих в системі напруг і адекватно керувати затворами MOSFET транзисторів. Для схеми з P- канальними транзисторами необхідний ОУ з rail - to - rail входами і виходами. Для схеми з N- канальними транзисторами підійдуть багато ОУ , основна вимога до яких - можливість живлення від однополярного джерела . Велике значення , також , має напругу зсуву нуля підсилювача , що позначається VOS . Сумарна ширина вікна ± VOS повинна бути менше , ніж вимагається падіння напруги на MOSFET . Наприклад , якщо потрібно , щоб при повному навантаженні падіння напруги на транзисторі не перевищувало 10 мВ , напруга зсуву використовуваного ОУ має бути ± 5 мВ або краще.
R1/R2 , R11/R12 , і R21/R22 утворюють подільники напруги , що зміщують входи операційних підсилювачів на рівень трохи нижчий , ніж напруги на входах , підключених до контрольованого виходу схеми ( Малюнки 2 і 3). Це зміщення повинно перевищувати власне , вказане в довідкових даних , максимальна напруга зсуву нуля підсилювачів , щоб бути абсолютно впевненим , що в серійних партіях виробів всі ОУ завжди зможуть вимикати MOSFET транзистори при подачі зворотної напруги . Наприклад , в схемі з P- канальними транзисторами і напругою живлення 5 В , резистори R1 і R2 зміщують інвертується вхід ОП на 99.9 % від вхідної напруги , або на 4.995 В. У сталому режимі ОУ управляє включеним MOSFET транзистором таким чином , щоб, з точністю до напруги зсуву , підтримувати однакові напруги на обох входах . У разі ідеального ОУ , з нульовим зміщенням , і при невеликих струмах навантаження , канал MOSFET транзистора лише трохи збагачується , і схема встановлює на ньому пряме падіння напруги 5 мВ. Цей незначний ефект є єдиним недоліком , обумовленим подачею додаткового зміщення допомогою дільника R1 і R2. Якщо опір транзистора занадто велике, і при повному навантаженні напруга на ньому підтримуватися на рівні 5 мВ не може , напруга на виході ОП встановлюється рівним вхідному , і транзистор повністю відкривається .
СРС № 34
Тема: Логічні елементи у ІМС.
Будь електронний пристрій незалежно від призначення і ступеня складності складається з активних (транзистори, інтегральні мікросхеми) і пасивних (резистори, конденсатори, дроселі) компонентів.
Інтегральна мікросхема (ІМС), або, коротше, мікросхема, являє собою виріб з активних і пасивних елементів і з'єднувальних провідників, виконане в обсязі і на поверхні напівпровідникового кристала таким чином, що створюється певна електронна схема. Кристал поміщений в корпус для захисту від зовнішніх впливів (механічних, кліматичних та ін.) Характерна особливість ІМС – велика щільність упаковки елементів.
Найбільше поширення мають такі види ІМС:
ТТЛ – мікросхеми транзисторно-транзисторної логіки на біполярних транзисторах;
ЕСЛ – мікросхеми емітерний-зв'язаної логіки на біполярних транзисторах;
МОП (або МДП) – мікросхеми на польових транзисторах структури метал – оксид – напівпровідник (метал – діелектрик – напівпровідник);
КМОП – мікросхеми із симетричною структурою на польових транзисторах р- і п-типу.
В даний час для любителів найбільш доступні мікросхеми ТТЛ. З цієї причини саме вони і розглядаються в книзі.
Якщо в пристроях, що збираються з окремих радіоелементів, основним активним компонентом є транзистори, число яких визначає ступінь складності схеми, то в пристроях на ІМС
Рис. 1.1. Логічний елемент І – НЕ з вихідним напругою низького рівня: а – принципова схема, б – умовне графічне позначення
СРС № 35
Рівні високих напруг на входах логічних елементів.
На всіх входах напруга високого рівня
цю роль виконують логічні елементи (ЛЕ). Логічний елемент являє собою електронний пристрій, на входах і виходах якого сигнал може мати тільки один з двох дискретних рівнів напруги: низький або високий. Ці рівні зазвичай називають логічним нулем (нульовий сигнал) або логічної одиницею (одиничний сигнал). Вихідний сигнал пов'язаний з вхідними сигналами певної логічної операцією
Базові елементи різних видів мікросхем (ТТЛ, ЕЗЛ, МОП, КМОП тощо) у функціональному відношенні розрізняються. Базовим вважають елемент з найбільш простою структурою, на основі якого найлегше створювати інші електронні схеми. Для мікросхем ТТЛ таким елементом є логічна схема І-НЕ.
Схема базового ЛЕ И-НЕ сімейства ТТЛ показана на рис. 1.1 та 1.2. Він утворений п – р – / г-транзистори VTJ, VT2, VT3 і VT4. Транзистор VT1 влаштований незвично: він має не один, а кілька
Рис. 1.2. Логічний елемент І – НЕ з вихідним напругою високого рівня: а – принципова схема, б – умовне графічне позначення
СРС№ 36
Тема: Низькі рівні напруг на входах логічних елементів.
Напруга низького рівня хоча б на одному вході емітерів. Їх число визначає число входів елемента. Випускаються ЛЕ И-НЕ з 2, 3, 4 і 8 входами. Всі входи ЛЕ И-НЕ рівноцінні. Ми розглянемо найпростіший випадок – ЛЕ з двома входами. Крім транзисторів елемент містить чотири резистора і один діод. Структура реального ЛЕ відрізняється від зображеного на малюнку. Крім показаних схемних елементів тут є паразитні транзисторні та діодні структури. При роботі в нормальних режимах вони, однак, замкнені і ними можна спокійно знехтувати.
Наведені на рисунках номінали резисторів характеризують так звані універсальні (стандартні) серії ТТЛ1. У книзі розглядаються прилади тільки цих серій, як найбільш поширені. Для виготовлення пристроїв за схемами, описаним нижче, можна застосовувати ЛЕ И-НЕ та інших серій. При цьому в окремих випадках буде потрібно деяка зміна номіналів навісних радіоелементів.
При розгляді роботи базових ЛЕ И-НЕ зробимо такі припущення (технічно виправдані):
падіння напруги на р – / г-переходах, зміщених в прямому напрямі (тобто проводять), незмінно і дорівнює 0,7 В; падіння напруги на відкритому (провідному) діоді також незмінно і дорівнює 0,7 В; падіння напруги на переході колектор – емітер насиченого транзистора дуже малий; напруга на вході ІМС, що перевищує 2 В, прийнято за високий рівень і вважається логічною одиницею
напруга нижче 0,8 В на вході прийнято за низький рівень і вважається логічним нулем 2.
СРС №37
Тема, Логічний елемент НІ на діодах.
Транзисторно-транзисторний
логічний елемент із складним інвертором
У
мікросхемах ТТЛ використовують складні
інвертори, які підвищують швидкодію і
навантажувальну здатність елементів.
Схема базового (типового) елемента ТТЛ
із складним інвертором містить тпи
основних каскади (гас, 13, a):
2
.
(Рис.
2.13. Елемент TW із складним Інвертором:а
— схема; б— умовне позначення;
Вхідний
каскад, який реалізує операцію І
(транзистор PTl, резистор Rl). До усіх входів
БЕТ підключені демпфіруючі (антидзвінні)
діоди, які обмежують вплив імпульсів
завад від'ємної полярності.
2.
Фазоінверсний каскад (транзистор VTl1
резистори Rk
і
Re),
шо
керує вихідними транзисторами за
допомогою протифазних змін напруг на
колекторі й емітері VTl.
3. Вихідний
двоканальний підсилювач (транзистори
VTh, VTA, зміщуючий діод VDi, резистор Ro)-
Складний інвертор утворюється спільною
роботою фазо-інверсного і вихідного
каскадів.
При збігу на входах елементів
високих рівнів напруг БЕТ перемикається
в інверсний режим і своїм колекторним
струмом відкриває транзистор VTl. Частина
емітерного струму транзистора VTl втікає
в базу транзистора VTA і відкриває його.
Після швидкого розрядження паразитної
ємності Cn через колектор насиченого
транзистора VTA на виході встановлюється
низький рівень напруги. При цьому
транзистор VTi — закритий, оскільки
напруга, що прикладається до послідовно
включених переходів бази і діода VDi,
недостатня для його відкривання.
При
подачі на один із входів напруги низького
рівня БЕТ перемикається в режим насичення,
струм його колектора дорівнює нулю,
внаслідок чого закриваються транзистори
VTl і VTA. При цьому відкритий транзистор
VTi працює в режимі емітерного повторювана:
на його вхід надходить високий рівень
напруги з колектора закритого транзистора
VTl, а навантаженням служить опір закритого
транзистора VTA. Емітерний повторювач
передає на вихід високу напругу
У
процесі перемикання є короткочасний
інтервал, коли транзистор VTA уже відкритий,
a VTi — ще не встиг закритися. При цьому
виникає значний імпульс струму від
джерела живлення на землю (наскрізний
струм). Для зменшення амплітуди наскрізного
струму в колекторі транзистора VTi
встановлено обмежувальний резистор Ro
= 100...200 Ом.
Розглянута схема елемента
ТТЛ із складним інвертором є типовою
для ТТЛ серій К131 К133,К155таін.
Принцип
роботи транзисторів Шотки
Елементи
ТТЛШ порівняно з ТТЛ мають вищу
швидкодію і меншу споживану
потужність,
що досягається застосуванням
діодів Шотки.
Принцип роботи діода Шотки заснований
на використанш_потшці.йного
барІ£ра, що утворює в приконтактній
області між металом і напівпрощдником.
У діодах Шотки немає накопичення
надлишкових зарядів, оскшьіш~струм
визначається переходом основних носіїв
з напівпровідника в метал. Час перемикання
діодів Шотки дуже малий (до 0,1 не) і не
залежить від температури. Порівняно з
кремнієвими діодами пряме падіння
напруги в діодах Шотки вдвічі менше
(біля 0,3-0,4 В).
У режимі насичення
на колекторі кремнієвого транзистора
діє пряма напруга UKB
= 0,7 В, внаслідок чого колектор відкривається
й інжектує електрони в базу. Це викликає
затримку вимикання, обумовлену часом
розсмоктування tpоз
(рис. 2.14, а). При наявності між базою і
колектором діода Шотки (рис. 2.14, б)
колектор при відкриванні транзистора
не переходить у режим насичення, оскільки
пряма напруга Uкб
= 0,4
В. Транзистор з діодом Шотки між базою
і колектором називають транзистором
Шотки (рис. 2.14, в),
Рис.
2.14. Розподіл напруг у відкритому
транзисторі; а — звичайному; б — з діодом
Шотки; в — умовне позначення транзистора
Шотки
Таким чином, транзистор Шотки
не переходить у режим насичення і тим
самим виключається затримка вимикання.
При цьому швидкодія збільшується
приблизно в 3-5 разів.
Елементи ТТЛШ
серії К5ЗО, К531
Схема типового елемента
ТТЛШ серії К530 і К531 показана на рис.
2.15. Елемент реалізує операцію НЕ І для
двох змінних Х\ і Хг
Рис.
2.15. Схема елемента ТТЛШ серій KS30,
К531
Порівняно з елементом ТТЛ із
складним інвертором (див. рис. 2.13) в схеми
ТТЛШ серії
К530 і К531 внесені такі
зміни:
використовують тільки діоди
і транзистори Шотки (за винятком
транзистора VT1 що не переходить у режим
насичення);
у фазоінверсний каскад
додано корегуючу ланку (транзистор VT6,
резистори Ri і RA), який зміщує поріг
вмикання елемента в бік більших вхідних
напруг, завдяки чому підвищується
завадостійкість схеми.
СРС №38
Тема. Логічний елемент І-НІ на транзисторах.
Будь електронний пристрій незалежно від призначення і ступеня складності складається з активних (транзистори, інтегральні мікросхеми) і пасивних (резистори, конденсатори, дроселі) компонентів. Інтегральна мікросхема (ІМС), або, коротше, мікросхема, являє собою виріб з активних і пасивних елементів і з'єднувальних провідників, виконане в обсязі і на поверхні напівпровідникового кристала таким чином, що створюється певна електронна схема. Кристал поміщений в корпус для захисту від зовнішніх впливів (механічних, кліматичних та ін.) Характерна особливість ІМС – велика щільність упаковки елементів.Найбільше поширення мають такі види ІМС:ТТЛ – мікросхеми транзисторно-транзисторної логіки на біполярних транзисторах;ЕСЛ – мікросхеми емітерний-зв'язаної логіки на біполярних транзисторах;МОП (або МДП) – мікросхеми на польових транзисторах структури метал – оксид – напівпровідник (метал – діелектрик – напівпровідник);КМОП – мікросхеми із симетричною структурою на польових транзисторах р- і п-типу.В даний час для любителів найбільш доступні мікросхеми ТТЛ. З цієї причини саме вони і розглядаються в книзі.Якщо в пристроях, що збираються з окремих радіоелементів, основним активним компонентом є транзистори, число яких визначає ступінь складності схеми, то в пристроях на ІМС
Рис. 1.1. Логічний елемент І – НЕ з вихідним напругою низького рівня: а – принципова схема, б – умовне графічне позначення
СРС 39
Режими генераторів.
мпульсні генератори.
Імпульсні генератори – складають частину дуже багатьох електронних
приладів, причому домінуюче місце вони займають в цифрових системах
оброблення сигналів. Імпульсні генератори будуються на різних елементах.
Основним вузлом генератора являється час задаючий ланцюгом на елементах
L, R, C. Пасивні елементи застосовуються в сполученні з активними.
Враховуючи паразитне розподілення опорів, індуктивності і ємностей і
розділення параметрів електричних пристроїв, можна уявити собі всю
складність обрахунку імпульсних генераторів для використання в широкому
діапазоні частот.
В результаті реактивні елементи зводяться до деякого активного
аналогу. Тепер для розрахунку параметрів складного ланцюга,
складаючогося із великої кількості елементів L і C, можна
використовувати закон постійного струму, а вони, як відомо, більш
доступні і прості.
СРС № 40
Тема. Особливості синхронних та асинхронних тригерів
Незалежно від способу організації логічних зв'язків тригери розрізняються за способом введення інфи і за цією ознакою можуть бути асинхронними і синхронними. У асинхронних тригерів маються лише інформаційні (логічні) входи. Асинхронні тригери відрізняє властивість спрацьовувати конкретно за конфігурацією сигналів на входах, не рахуючи часу затримки в елементах, що утворюють тригер. Синхронні тригери не рахуючи інформаційних входів мають також вхід подачі тактового сигналу «С». Синхронний тригер складається з КС (комбінаційних схем) і ЕП (елементів пам'яті), в якості яких вживаються синхронні елементи затримки D інформаційних сигналів Q + на один період тактового сигналу «С». З цього випливає, що відмінність синхронних і асинхронних потенційних тригерів полягає тільки у використанні у різних за функціями ЕП. У синхронних ЕП тактовий сигнал робить на їх імпульсна вплив в моменти конфігурації з 0 на 1 (або з 1 на 0), а конфігурації інформаційних сигналів Q не діють на ЕП. Вихідний сигнал Qr синхронного елемента затримки приймає значення вхідного сигналу Q в момент імпульсного впливу тактового сигналу С. Тактовий сигнал З задає дискретне час tД = 1, 2, 3 ... На цій підставі функціонування тригера може розглядатися тільки в ці дискретні моменти при дотриманні наступних умов: вхідні сигнали xn не повинні змінюватися в моменти часу, коли dC = 1; перехідний процес, що з'явився в попередньому дискретному моменті часу tд, повинен закінчуватися до наступного дискретному моменту часу tД+ 1. Таким чином, вплив тактового сигналу дозволяє стовідсотково виключити з розгляду перехідні процеси в синхронному тригері, що не можна зробити в асинхронному потенційному тригері, в якому зміна вихідних сигналів ЕП Qr викликається конфігурацією вхідних сигналів Q + r. Тактовий сигнал С робить функцію тимчасового селектірованія інформаційних сигналів ЕП Q + r у моменти часу tД, тому потрібно, щоб значення інформаційних сигналів були справжніми в ці моменти часу. У синхронних тригерів зміни сигналів на входах ще не досить для спрацьовування. Потрібен додатковий командний імпульс, що подається на синхронний, або так іменований тактирующие вхід. Основний недолік асинхронних тригерів, що обмежує їх впровадження в швидкодіючих схемах, - незахищеність перед небезпечними змаганнями сигналів. Явище змагань або, як його ще називають, гонок, полягає в тому, що сигнали, надходять на різні інформаційні входи тригера, пройшовши різне число елементів. Внаслідок затримок поширення меж сигналами вірогідні тимчасові зрушення. Змагання сигналів можливо виявляться причиною невірних спрацьовувань тригерів. Тактуванням цей недолік можна усунути. Синхронні тригери у порівнянні з асинхронними володіють більш високою завадостійкістю. Перекидання синхронних тригерів відбувається лише за участю тактових імпульсів, тривалість яких ще менше їх періоду. В інший час на вхідні сигнали, рівно як і перешкоди різного походження, тригер не реагує. В асинхронному ж управлінні перекидання може відбутися як від корисного сигналу, так і від перешкоди. Асинхронний тригер по більшій частині вживають як ключів, переривників, дільників частоти. У обчислювальної та цифровій техніці, пов'язаної з обробкою інфи, усюди вживають синхронні системи.
СРС № 41
Тема. Особливості JK тригерів
JK-тригер має два інформаційних входи J і K, тактовий динамічний вхід, частіше інверсний, і два асинхронних входу установки і скидання. Його таблиця станів має вигляд:
Q і X - приймають будь-які значення, але Q в межах одного рядка, неізменно. Запис інформації, при пасивних рівнях сигналів скидання (~ R) та установки (~ S), здійснюється тільки в моменти переходу сигналу C з 1 в 0, за винятком тригера типу ТВ15, який переключається позитивним фронтом, тобто JK-тригери є непрозрачнимі.Уравненіе JK-тригера з асинхронними входами ~ R і ~ S:
Q (t + dt) = S + ~ R (J * ~ Qt + ~ K * Qt). (27.1)
Умовні позначення JK-тригера з інверсним динамічним входом наведено на мал.45. Похила риса "дивиться ліворуч - праворуч - зверху - вниз", а стрілка повернена назовні. Універсальність JK-тригера буде продемонстрована далі.
Друга, третя і четверта рядки таблиці станів ідентичні відповідним рядкам RS-тригера, якщо вхід J уподібнити входу S, а вхід K - входу R. Відмінність в тому, що комбінація J = K = 1 визначена і тригер в цьому режимі набуває дуже корисна властивість (див.таблицю 8), при вступі кожного негативного фронту на вхід C, змінює значення сигналу на виході, як показано на мал.46.
Малюнок
41.1 – Умовне
позначення (а) та таблиця переходів
(б) JK-тригера
Схеми
використання JK-тригера
як T-тригера
та D-тригера
зображені на мал. 41.2
Малюнок
41.2 - Використання JK-тригера
(а) та D-тригера
(б) як T-тригера
СРС № 42
Тема. Особливості Т тригерів
Т-тригер (від англійського toggle – перекидатись) ще називають тригером-поділювачем на два, або лічильним тригером. Тригер має тільки один тактовий вхід, а його стан змінюється на протилежний з надходженням на вхід кожного імпульсу. Цей тригер використовують для лічення та ділення частоти імпульсів Умовне позначення та часові діаграми роботи Т-тригера з інверсним імпульсним входом наведені на мал. 2.7.
Аналіз тимчасової діаграми при J = K = 1 (мал. 46) дозволяє зробити два важливих висновки. По-перше, період повторення вихідних імпульсів збільшився в два рази, отже тригер в цьому режимі ділить частоту вхідних імпульсів на два. По-друге, з приходом парного імпульсу вихідний сигнал дорівнює 0, а з приходом непарного дорівнює 1, тобто тригер є лічильником за модулем два. Тригер з рахунковим входом або T - тригер промисловістю не випускається, а реалізується за допомогою динамічного D, або JK - тригерів.
СРС № 43
Тема. Особливості D тригерів
Відрізняється від cтатіческого D-тригера властивостями L (C) входу. Запис інформації відбувається тільки в момент переходу тактового сигналу L з 0 в 1. При постійному значенні L = 0, L = 1 або негативному перепаді тригер зберігає попередню інформацію, тобто не має властивість прозорості (див.таблицю станів 7). Промислово випускаються тригери доповнюються асинхронними інверсними входами установки і скидання ~ S і ~ R (мал.43).
Q і X - приймають будь-яке значення, але Q в межах одного рядка, незмінно. На схемах прямі динамічні входи D-тригера позначаються похилій рисою "зліва - знизу - вправо - вгору" або стрілкою всередину.
Тимчасові діаграми тригерів з динамічним входом істотно змінюються. Дія асинхронних входів таке ж, як в D-тригері із статичним управлінням, тому на тимчасових діаграмах вони не вказані (мал.44).
D - тригер має два входи: інформаційний вхід D (аtа) і вхід управління записом / запам'ятовуванням (замикання) L (oad) / L (atch) - звідси його друге ім'я: "клямка". Останній вхід часто позначають символом C (lock). Вихідний сигнал Q приймає значення рівне вхідного D при L = 1 і зберігає попереднє значення Q (t + dt) = Qt при L = 0. Таблиця станів тригера має вигляд:
Q і X - можуть брати будь-які значення, але Q в межах одного рядка, незмінно. Таблиця Карно дана на рис.41. Сполучний імплікант доданий для отримання схеми вільної від "гонок" (див. розділ - перехідні процеси) і від інверсії вхідних величин. Q (t + dt) = ~ L * Qt + L * D + D * Qt = L * D + Qt (~ L + D) = L * D + Qt ((~ L + D) * (~ L + L )) = L * D + Qt * ((~ L + D * ~ L) + D * L) = L * D + Qt * (~ L + D * L) = ~ (~ (L * D) * ~ (Qt * (D * L + ~ L))) = ~ (~ (L * D) * ~ (Qt * ~ (~ (D * L) * L))).
Цією формулою відповідає схема та умовне позначення на мал.41, в центрі і праворуч.
Якщо в рівняння замість ~ (D * L) * L підставити ~ (D * L) * L = (~ D + ~ L) * L = ~ D * L вийде реалізація D-тригера з використанням RS-тригера, але з'являється додатковий інвертор. На мал.42 наведена схема такого тригера, доповнена асинхронними інверсними входами установки і скидання ~ S і ~ R (ці дві перехресні зв'язки показані подвійними лініями).
Якщо на вхід ~ S подати активний сигнал 0, а на вхід ~ R одиницю, то Q = 1 незалежно від сигналів на інших входах елемента 3. На виході 2-го елемента з тієї ж причини теж одиниця. Три одиниці зустрічаючись на входах елемента 4, дають на його виході нуль, який потрапляючи на вхід 3-го елемента підтверджує його стан. Тригер встановлюється в одиницю. Причому сигнали D і L не впливають на цей процес. У силу цього, асинхронні входи (~ S і ~ R) мають найвищий пріоритет. Внаслідок симетричності асинхронних зв'язків, аналогічно протікає процес при ~ S = 1 і ~ R = 0, але тригер, природно скидається (Q = 0). Рівняння синхронного D-тригера з асинхронними входами скидання / установки ~ S і ~ R запісиваті в наступному вигляді:
Q (t + dt_ = S + ~ R * (~ L * Qt + L * D + D * Qt.
У цьому вираженні до дужок записано рівняння асинхронного RS-тригера, а в дужках рівняння D-тригера. Неважко побачити, що при ~ S = 0 (S = 1) і ~ R = 1 всі вираз дорівнює одиниці (установка тригера в "1"_, а при ~ S = ~ R = 1, RS-тригер "відключається" і схема функціонує, як D-тригер. Тимчасові діаграми роботи тригера наведено нижче.
З моменту часу t0 до моменту t1 сигнал завантаження L = 1 (на входах ~ R і ~ S пасивний рівень) і дані з входу D безперешкодно проходять на вихід Q (властивість прозорості D-тригера із статичним управлінням видно особливо наочно. У момент t1 тригер стає непрозорим, інформація замикається і останнє значення на виході буде зберігатися до приходу нульової рівня на вхід ~ R в момент t2. Стан Q = 0 не зміниться навіть при L = D = 1 в момент t3. Тригер встановиться тільки в момент t4 за сигналом ~ S = 0. Якщо повернутися до мал.41 і прибрати з умовного позначення тригера вхід C, вийде повторювач та інвертор, як на наведеному малюнку, і ця схема не буде мати властивості пам'яті.
Тому асинхронних D-тригерів в природі не існує і визначення "синхронний" стосовно D-триггеру є надлишковим.
СРС № 44
Тема. Шифратори на логічних елементах
Призначення шифратора – перетворювати задану сукупність вхідних сигналів в іншу сукупність – вихідних сигналів.
Схема, яка діє згідно з таблицею істинності, наведена на рис. 6.2. У ній використані п'ять ЛЕ І-НЕ. З них DDI, DD2 і DD3 включені як інвертори, a DD4 іDD5 – Як елементи І-НЕ.
Залежно від того, на які входи подано напругу високого або низького рівня, на виходах Х \ іХ2виходить сукупність сигналів, відповідна двійкового коду номера входу, на якому діє сигнал. Наприклад, коли на вхід А3 подана напруга високого рівня, то згідно з таблицею істинності, на виходах Х \ і Х2 теж повинно бути напруга високого рівня. Дійсно, коли As = 1, а А \ = А2= 0, на загальному вході елементів DD4 і DD5 діє напруга низького рівня, а на інших – високого, внаслідок чого на обох виходах Х \ і Х2буде напруга високого рівня. А як відомо (див. додаток 5), число 1 \2 (У двійковому коді) еквівалентно числу 3 в десятковому (зю), тобто номером входу, на який подано одиничний сигнал. Подібним чином неважко переконатися, що ця залежність дотримується і для інших рядків таблиці істинності.
На виході шифратора утворюється комбінація сигналів, відповідна в двійковому поданні номером задіяного входу.
з трьома входами і двома виходами може бути реалізований на п'яти ЛЕ И-НЕ.
Мал. 44.1 з п'ятьма ЛЕ І-НЕ
Таблиця істинності шифратора має наступний вигляд:
СРС №Т45
Тема. Дешифратор на логічних елементах
Лінійний або одноступінчатий дешифратор . Дешифратор - це комбінаційний пристрій , призначений для перетворення паралельного двійкового коду в унітарний , тобто позиційний код . Зазвичай , зазначений у схемі номер виводу дешифратора відповідає десятковому еквіваленту двійкового коду , що подається на вхід дешифратора в якості вхідних змінних , вірніше сказати , що при подачі на вхід пристрою паралельного двійкового коду на виході дешифратора з'явиться сигнал на тому виході , номер якого відповідає десятковому еквіваленту двійкового коду. Звідси випливає те , що в будь-який момент часу вихідний сигнал буде мати місце тільки на одному виході дешифратора . Залежно від типу дешифратора , цей сигнал може мати як рівень логічної одиниці (при цьому на всіх інших виходах рівень логічного 0 ) , так і рівень логічного 0 (при цьому на всіх інших виходах рівень логічної 1). У дешифратор кожної вихідний функції відповідає тільки один минтерм , а кількість функцій визначається кількістю розрядів двійкового числа. Якщо дешифратор реалізує всі минтермов вхідних змінних , то він називається повним дешифратором (як приклад неповного дешифратора можна навести дешифратор двійковій- десяткових чисел). Розглянемо приклад синтезу дешифратора (повної) 3 ® 8 , отже, кількість розрядів двійкового числа - 3, кількість виходів - 8.
Як випливає з таблиці стану, кожної функції відповідає тільки один минтерм, отже, не потрібно мінімізувати ці функції (мал. 45.1). З отриманих рівнянь і схеми дешифратора випливає, що для реалізації повного дешифратора на m входів (змінних) знадобляться n = 2m елементів кон'юнкції (кількість входів кожного елемента "І" одно m) і m елементів заперечення. Пірамідальні дешифратори. Пірамідальні дешифратори дозволяють реалізувати схему на базі тільки двухвходових елементів логічного множення (кон'юнкції_. Розглянемо приклад реалізації дешифратора 3 ® 8
Види дешифраторів
За принципом дії розрізняють такі види дешифраторів:
Послідовні,
Паралельні,
Паралельно-послідовні.
Розрізняють дешифратори першого та другого роду:
Дешифратори першого роду реалізують систему функцій, кожна з яких приймає одиничне значення при відповідному одиничному значенні вхідного слова.
Дешифратори другого роду реалізують систему функцій, кожна з яких приймає одиничне значення при визначених діапазонах вхідного слова.
За способом побудови розрізняють:
Лінійні дешифратори
змінних,
представляють сукупність не зв'язаних
між собою 
систем
збігу на
входів,
кожна з яких реалізує відповідну
конституенту одиниці.
Пірамідальні дешифратори
Будуються
за принципом послідовних каскадів: на
першому каскаді реалізуються конституенти
одиниці для 2 змінних, на 
реалізуються
конституенти одиниці для
змінних,
при цьому, на вході отримується вихід
з попереднього каскаду.
СРС № 46
Тема. Арифметика у різних системах числення
Основною операцією , яка використовується в цифрових пристроях при різних обчисленнях , є операція алгебраїчного додавання чисел ( додавання, в якому можуть брати участь як позитивні , так і негативні числа). Віднімання легко зводиться до додавання шляхом зміни на зворотний знака віднімається . Операції множення і ділення також виконуються за допомогою операції складання і деяких логічних дій . Тому саме з операції додавання почнемо розгляду способів виконання арифметичних операцій .
При запису коду числа знак числа будемо представляти напівжирними цифрами 0 ( для позитивних чисел) та 1 ( для негативних чисел). Положення точки у числі показувати не будемо.
Додавання позитивних двійкових чисел. Виконання цієї операції покажемо на прикладі:
переноси
Перший доданок N1 0 0 1 0 0 1
Другий доданок N2 +0 +0 +1 +0 +0 +1
Сума N = N1 + N2 0 1 0 1 1 0
Цифри розрядів суми N = N1 + N2 формуються послідовно , починаючи з молодшого розряду. Цифра молодшого розряду суми утворюється підсумовуванням цифр молодших розрядів доданків . При цьому , крім цифри розряду суми , формується цифра переносу в наступний , більш старший розряд. Таким чином , в розрядах , починаючи з другого , підсумовуються три ціфри6 цифри відповідного розряду доданків і перенесення , що надходить у даний розряд з попереднього.
Перенесення дорівнює 1 у всіх випадках , коли результат підсумовування цифр в розряді дорівнює або більше р = 2 ( р - основа системи числення ) . При цьому в розряд суми записується цифра , на р. одиниць (тобто на дві одиниці ) менша результату підсумовування.
Алгебраїчне додавання з використанням додаткового коду. Для пояснення сутності викладається нижче методу розглянемо наступний приклад. Нехай потрібно скласти два десяткових числа N1 = 0831 і N2 = 1 376. Так як другий доданок - негативне число , шуканий результат може бути отриманий і з використанням послідовності дій з передачею переносів у старші розряди , яка використовується при додаванні позитивних чисел. Для цього достатньо негативне число 1376 попередньо перетворити в так званий додатковий код наступним чином : у всіх розрядах , крім знакового , запишемо додаток до 9 до цифр цих розрядів і потім додамо одиницю в молодший розряд. Число N2 = 1376 в додатковому коді є N2 доп = 1 624.
Далі зробимо додавання за правилами складання з передачею пере - носів у старші розряди (тобто так , як складаються позитивні числа ) :
Переноси 1 січня
Перший доданок N1 0 8 1 березня
+
Другий доданок N2 доп 6 січня 4 Лютого
Сума N = N1 + N2 0 4 5 5
При додаванні складаються та виконавчі цифри знакових розрядів з відкиданням що виникає з цього розряду переносом. Як бачимо , отриманий правильний результат ( дійсно 831 - 376 = 455).
У двійковій системі числення додатковий код негативного числа формується за наступним правилом: інвертуються (шляхом заміни 0 на 1 і 1 на 0 ) цифри усіх розрядів , крім знакового , і в молодший розряд додається одиниця . Наприклад , якщо N = 1 10110 , Nдоп = 1 01010 . Зворотне перетворення з додаткового коду в прямий код проводиться за тим же правилом .
Підсумовування десяткових чисел. Розглянемо спочатку операцію підсумовування в одному розряді десяткових чисел , тобто підсумовування двох десяткових цифр і одиниці переносу , яка при підсумовуванні чисел може надійти з попереднього десяткового розряду. Спосіб підсумовування десяткових цифр залежить від того, який двійковий код обраний для представлення десяткових цифр.
Двійкові представлення десяткових цифр підсумовуються за звичайними правилами додавання двійкових чисел. Якщо отримана сума містить десять або більше одиниць , то формується одиниця переносу , передана в наступний десятковий розряд , а із суми віднімаються десять одиниць. Отриманий результат є цифра відповідного розряду суми. Наявність в отриманій сумі десяти або більше одиниць виявляється за такими ознаками : поява перенесення з розряду 8 , що виникає при підсумовуванні цифр ; наявність одиниць одночасно в розрядах 8 і 4 або 8 і 2 в отриманій сумі . При цьому потрібна корекція суми додаванням до неї шести одиниць (числа 01102 ) .
Множення двійкових чисел. Операція множення чисел , представ- лених у формі з фіксованою точкою , включає в себе визначення знаку і абсолютного значення твору.
Визначення знака твори . Знаковий розряд твору може бути отриманий підсумовуванням знакових розрядів співмножників без формування переносу ( так званим підсумовуванням за модулем 2). Дійсно , при збігу цифр знакових розрядів співмножників (0 ... і 0 ... , або 1 ... і 1 ... ) їх сума за модулем 2 дорівнює 0, тобто відповідає знакової розряду твори двох співмножників , що мають однакові знаки; при розбіжності цифр знакових розрядів ця сума буде дорівнює 1 , що також відповідає знакової розряду твори двох співмножників з різними знаками .
Визначення абсолютного значення твору. Абсолютне зна-чення твору виходить шляхом перемноження чисел без урахування їх зна- ков.
Зробимо множення чисел 11012 і 10112 .
1 1 0 1 множимое
х
1 0 1 1 множник
1 1 0 1 1-е часткове твір
1 1 0 1 2-е часткове твір
0 0 0 0 3-е часткове твір
1 1 0 1_______ 4-е часткове твір
1 0 0 0 1 1 1 1 твір
Як видно з прикладу , в процесі виконання операції множення формуються часткові твори ( твори множимо на цифри розрядів множника ) , які підсумовуються з відповідними зрушеннями один щодо одного. У цифрових пристроях процесу підсумовування часткових творів надають послідовний характер: формується один з часткових творів , до нього відповідним зрушенням додається наступне часткове твір і т.д. , поки не виявляться Підсумувавши всі часткові твори . Цей процес підсумовування можна починати з молодшого або старшого часткового твору.
При множенні з підсумовуванням часткових творів починаючи зі старшого часткового твору всі часткові твори підсумовуються з необхідними зрушеннями відносно один одного, завдяки чому утворюється раніше наведений результат множення чисел.
При множенні цілих чисел для фіксації твору в розрядної сітці має передбачатися число розрядів , рівне сумі числа розрядів множника і множимо.
При виконанні операції множення з підсумовуванням часткових творів , починаючи з молодшого часткового твори , якщо потрібно зберігати всі розряди в творі , то в пристрої , формуючому твір , необхідно мати число розрядів , рівне сумі числа розрядів множника і множимо. При множенні дрібних чисел часто у творі потрібно зберігати те ж число розрядів , що і в множимо . У такому наближеному представленні результату не фіксуються цифри розрядів , висунуті правіше при зрушення . Таким чином , цифри чотирьох молодших розрядів виявляться втраченими . Може бути проведене округлення за правилом: якщо старший з відкидаються результатів містить одиницю , то до молодшому з зберігаються розрядів додається одиниця . Одним з ефективних алгоритмів множення є алгоритм Бута. Він не передбачає окремих операцій над знаковими розрядами і модулями співмножників . При виконанні дій за цим алгоритмом в одержуваному результаті утворюється твір із знаковою розрядом .
Ділення двійкових чисел. Будемо розглядати операцію алгебраїчного додавання чисел , представлених у формі з фіксованою крапкою. При цьому виконання операцій містить дії, пов'язані з визначенням приватного , і дії , пов'язані з визначенням модуля приватного . Знак приватного може бути знайдений тим же прийомом , що і знак твори в розглянутій вище операції множення з відділенням знакових розрядів. Тому нижче розглядається тільки перебування модуля приватного . На прикладі ця операція виглядає так . Нехай після відділення знакових розрядів модулі діленого і дільника представляються відповідно числами а = 0,10010 і в = 0,10110 .
Зустрічається операцію віднімання числа замінимо додатком числа - в , представленого в додатковому коді ( - в) доп = 1,01010 .
а 0 , 1 0 0 1 0 0 , 1 0 1 1 0
+ ____________
( - в ) доп 1 , 0 1 0 1 0 з <0 0 , 1 1 0 1 0 приватна
з 1 , 1 1 1 0 0
Зрушення вліво 1 , 1 1 0 0 0
+
в 0 , 1 0 1 1 0 с> 0
з 0, 0 1 1 1 0
Зрушення вліво 0 , 1 1 1 0 1
+
( - в ) доп 1 , 0 1 0 1 0 с> 0
з 0, 0 0 1 1 0
Зрушення вліво 0 , 0 1 1 0 0
+
( - в ) доп 1 , 0 1 0 1 0 з <0
з 1 , 1 0 1 1 0
Зрушення вліво 1 , 0 1 1 0 0
+
в 0 , 1 0 1 1 0 с> 0
з 0, 0 0 0 1 0
зрушення вліво 0 , 0 0 1 0 0
+
( - в ) доп 1 , 0 1 0 1 0 з <0
з 1 , 0 1 1 1 0
СРС № 47
Тема. Конструктивний різновид мікро ЕОМ
Класифікація ЕОМ за принципом дії, комп'ютер - комплекс технічних засобів, призначених для автоматичноїобробки інформації в процесі вирішення обчислювальних та інформаційних задач.
За принципом дії обчислювальні машини діляться на три великі класи: аналогові (АВМ), цифрові (ЦОМ) і гібридні (ГВМ).
Критерієм поділу обчислювальних машин на ці три класи є форма подання інформації, з якою вони працюють.
ЦВМ - обчислювальні машини дискретної дії, працюють з інформацією, представленою в дискретної, а точніше, у цифровій формі.
АВМ - обчислювальні машини безперервної дії, працюють з інформацією, представленою в безперервній (аналогової) формі, тобто у вигляді безперервного ряду значень будь-якої фізичної величини (найчастіше електричної напруги).
ГВМ - обчислювальні машини комбінованої дії працюють з інформацією, представленою і в цифровій, і в аналоговій формі; вони поєднують в собі достоїнства АВМ та ЦОМ. ГВМ доцільно використовувати для вирішення завдань управління складними швидкодіючими технічними комплексами.
Аналогові обчислювальні машини дуже прості та зручні в експлуатації; програмування задач для рішення на них, як правило, нетрудомістке; швидкість вирішення завдань змінюється за бажанням оператора і може бути зроблена як завгодно великий (більше, ніж у ЦВМ), але точність рішення задач дуже низька (відносна похибка 2-5%). На АВМ найбільш ефективно вирішувати математичні завдання, що містять диференціальні рівняння, що не вимагають складної логіки.
Найбільш широке поширення одержали ЦВМ з електричним поданням дискретної інформації - електронні цифрові обчислювальні машини, зазвичай звані просто електронними обчислювальними машинами.
Класифікація ЕОМ по етапах створення. По етапах створення та використовуваної елементної базі ЕОМ умовно діляться на покоління:
Перше покоління, 50-і роки; ЕОМ на електронних вакуумних лампах.
Друге покоління, 60-і роки; ЕОМ на дискретних напівпровідникових приладах (транзисторах).
Третє покоління, 70-і роки; ЕОМ на напівпровідникових інтегральних схемах з малої і середньої ступенем інтеграції (сотні - тисячі транзисторів в одному корпусі).
Четверте покоління, 80-і роки; ЕОМ на великих і надвеликих інтегральних схемах - мікропроцесорах (десятки тисяч - мільйони транзисторів в одному
П'яте покоління, 90-і роки; ЕОМ з багатьма десятками паралельно працюють мікропроцесорів, дозволяють будувати ефективні системи обробки знань; ЕОМ на надскладних мікропроцесорах з паралельно-векторної структурою, одночасно виконують десятки послідовних команд програми;
Шосте і наступні покоління; оптоелектронні ЕОМ з масовим паралелізмом і нейтронної структурою - з розподіленою мережею великого числа (десятки тисяч) нескладних мікропроцесорів, що моделюють архітектуру нейтронних біологічних систем.
Кожне наступне покоління ЕОМ має в порівнянні з попередніми істотно кращі характеристики. Так, продуктивністьЕОМ і ємність усіх запам'ятовуючих пристроїв збільшується, як правило, більше ніж на порядок.
Класифікація ЕОМ за призначенням. За призначенням ЕОМ можна розділити на три групи: універсальні (загального призначення), проблемно-орієнтовані та спеціалізовані.
Універсальні ЕОМ призначені для вирішення самих різних інженерно-технічних завдань: економічних,математичних, інформаційних та інших завдань, що відрізняються складністю алгоритмів і великим обсягом оброблюваних даних. Вони широко використовуються в обчислювальних центрах колективного користування та в інших потужних обчислювальних комплексах.
Характерними рисами універсальних ЕОМ є:
висока продуктивність;
різноманітність форм оброблюваних даних: двійкових, десятірічних, символьних, при великому діапазоні їх зміни і високого ступеня їх подання;
велика номенклатура виконуваних операцій, як арифметичних, логічних, так і спеціальних;
велика ємність оперативної пам'яті;
розвинена організація системи введення-виведення інформації, що забезпечує підключення різноманітних видів зовнішніх пристроїв.
Проблемно-орієнтовані ЕОМ служать для вирішення більш вузького кола завдань, пов'язаних, як правило, зуправлінням технологічними об'єктами; реєстрацією, накопиченням і обробкою відносно невеликих обсягів даних; виконанням розрахунків за відносно нескладним алгоритмах; вони володіють обмеженими у порівнянні з універсальними ЕОМ апаратними та програмними ресурсами.
До проблемно-орієнтованим ЕОМ можна віднести, зокрема, всілякі керуючі обчислювальні комплекси.
Спеціалізовані ЕОМ використовуються для вирішення вузького кола завдань або реалізації суворо певної групи функцій. Така вузька орієнтація ЕОМ дозволяє чітко спеціалізувати їх структуру, істотно знизити їх складність і вартість при збереженні високої продуктивності і надійності їх роботи.
До спеціалізованих ЕОМ можна віднести, наприклад, програмовані мікропроцесори спеціального призначення; адептером і контролери, виконують логічні функції управління окремими нескладними технічними пристроями узгодження і сполучення роботи вузлів обчислювальних систем.
Класифікація ЕОМ за розмірами і функціональними можливостями. За розмірами і функціональними можливостями ЕОМ можна розділити на надвеликі, великі, малі, надмалі (мікро ЕОМ).
Функціональні можливості ЕОМ зумовлюють найважливіші техніко-експлуатаційні характеристики:
- Швидкодія, вимірюване усередненим кількістю операцій, виконуваних машиною за одиницю часу;
- Розрядність і форми представлення чисел, з якими оперує ЕОМ;
- Номенклатура, ємність і швидкодію усіх запам'ятовуючих пристроїв;
- Номенклатура та техніко-економічні характеристики зовнішніх пристроїв зберігання, обміну і введення-виведення інформації;
- Типи і пропускна здатність пристроїв зв'язку і сполучення вузлів ЕОМ між собою (внутримашинного інтерфейсу);
- Здатність ЕОМ одночасно працювати з декількома користувачами і виконувати одночасно кілька програм (багатопрограмного);
- Типи і техніко-експлуатаційні характеристики операційних систем, що використовуються в машині;
- Наявність і функціональні можливості програмного забезпечення;
- Здатність виконувати програми, написані для інших типів ЕОМ (програмна сумісність із іншими типами ЕОМ);
- Система і структура машинних команд;
- Можливість підключення до каналів зв'язку і до обчислювальної мережі;
- Експлуатаційна надійність ЕОМ;
- Коефіцієнт корисного використання ЕОМ в часі, який визначається співвідношенням часу корисної роботи і часу профілактики.
Історично першими з'явилися великі ЕОМ, елементна база яких пройшла шлях від електронних ламп до інтегральних схем з надвисокою ступенем інтеграції. Перша велика ЕОМ ЕНІАК була створена в 1946 році. Ця машина мала масу більш 50 т., швидкодія кілька сотень операцій в секунду, оперативну пам'ять ємністю 20 чисел; займала величезний зал площею 100 кв. м.
Продуктивність великих ЕОМ виявилася недостатньою для ряду завдань: прогнозування метеообстановки, управління складними оборонними комплексами, моделювання екологічних систем та ін Це стало передумовою для розробки і створення суперЕОМ, найпотужніших обчислювальних систем, що інтенсивно розвиваються і в даний час.
Поява в 70-х роках малих ЕОМ обумовлено, з одного боку, прогресом у галузі електронної елементної бази, а з іншого - надмірністю ресурсів великих ЕОМ для ряду додатків. Малі ЕОМ використовуються найчастіше для управління технологічними процесами. Вони більш компактні і значно дешевше великих ЕОМ.
Подальші успіхи в області елементної бази та архітектурних рішень привели до виникнення суперміні-ЕОМ - обчислювальної машини, що відноситься з архітектури, розмірам і вартості до класу малих ЕОМ, але по продуктивностіпорівнянної з великої ЕОМ.
Винахід в 1969 році мікропроцесора призвело до появи в 70-х роках ще одного класу ЕОМ - мікроЕОМ. Саме наявність мікропроцесора служило спочатку визначальною ознакою мікроЕОМ. Зараз мікропроцесори використовуються у всіх без винятку класах ЕОМ [1].
Можна навести наступну класифікацію мікроЕОМ:
Універсальні
Сітьові мікроЕОМ - це потужні мікроЕОМ, обладнані декількома відеотерміналами і функціонують в режимі поділу часу, що дозволяє ефективно працювати на них відразу декільком користувачам.
Персональні комп'ютери - однокористувацькі мікроЕОМ задовольняють вимогам загальнодоступності і універсальності застосування
Спеціалізовані
Робочі станції є однокористувацькі потужні мікроЕОМ, спеціалізовані для виконання певного виду робіт (графічних, інженерних, видавничих та ін)
Сервери - розраховані на багато потужні мікроЕОМ в обчислювальних мережах, виділені для обробки запитів від всіх станцій мережі.
Звичайно, вищенаведена класифікація дуже умовна, бо потужний сучасний персональний комп'ютер, оснащені проблемно-орієнтованим програмним і апаратним забезпеченням, може використовуватися і як повноправна робоча станція, і як многопользовательная мікроЕОМ, і як хороший сервер, але за своїми характеристиками майже не поступається малим ЕОМ.