2.5. Тригери типу jk

Тригером типу JK називається запам'ятовуючий елемент з двома стійкими станами та інформаційними входами J (аналог S) і К (аналог R), які забезпечують відповідно роздільну установку ста­нів “1” і “0”. Він функціонує подібно до RS-тригера, але при збігу сигналів JK = 1 переключається в протилежний стан, тобто реалізує додавання сигналів за модулем два. Таким чином, JK-тригер не має заборонених комбінацій вхідних сигналів. Тригер типу JK є універсальним, оскільки може виконувати функції RS-тригера (при роздільному надходженні сигналів J і К), Т-тригера (при одночас­ній подачі сигналів J і К), D-тригера (при подачі сигналу від входу J через інвертор на вхід K). Зміна станів JK-тригера наведена в табл.3.2; за допомогою карти Карно (рис.3.11) отримуємо наступне рівняння  для тригера:

.                              (3.7)

Для побудови одноступеневого синхронного JK-тригера на елементах  НЕ I потрібно замінити в рівнянні (3.7) змінні К і J на сполучення СК і JK, після чого виконати перетворення на основі правил подвійної інверсії та правил де Моргана: 

.        (3.8)

Схема одноступеневого JK-тригера з логічними зв’язками на основі рівняння (3.8) показана на рис.3.12.

Рис.3.12. Одноступеневий JK-тригер: а – схема; б – умовне позначення

У схемотехніці потенціальних тригерів в основному застосовують двоступеневі синхронні JK-тригери на елементах НЕ І (рис.3.13). Нова інформація знімається з виходів Q основного М- ступеня, а стара – з виходів Q* допоміжного S-ступеня.

Рис.3.13. Двоступеневий JK-тригер на елементах НЕ І: а – схема; б – часові діаграми; в – умовне графічне позначення

Із часових діаграм (рис.3.13, б) слідує: при застосуванні JK-тригера для зберігання інформації сигнали на входи J і K подаються почергово; при збігові сигналів на входах J і K  реалізується лічиль­ний тригер (на практиці ці входи часто монтажно об'єднуються). Час перемикання JK-тригера визначається сумою затримок першого і другого ступенів і дорівнює tп.тт = 7tр. На виході S-ступеня нова інформація з'являється після спаду сигналу C.

3.6. Таблиця переходів і логічні рівняння t-тригера

Тригером типу T називається запам'ятовуючий елемент з двома стійкими станами та одним інформаційним T-входом. Стан T-тригера змінюється на протилежний після кожного надходження лічильного сигналу на T-вхід. Логіка функціонування асинхронного лічильного тригера подана таблицею переходів (табл.3.10) і описується логічним рівнянням

.               (3.9)

Для побудови асинхронного RS-тригера на елементах НЕ І рівняння (3.9) перетворюється до вигляду, зручного для реалізації у заданому елементному базисі:

.                (3.10)

У рівнянні (3.10) для виключення інверсії сигналу Т використовується тотожність . Перемикання тригера визна­чається сумісною дією лічильних сигналів “T” і зворотного зв'язку виходів Q і  . Для виключення “гонок” у тригері сигнали зворот­ного зв'язку не повинні змінюватися під час дії лічильного сигналу “T”. Затримка вихідного сигналу може здійснюватися лінією зат­римки (в імпульсно-потенціальній системі елементів) чи додатко­вим тригером (в потенціальній системі елементів). Схема одноступеневого асинхронного T-тригера на елемен­тах НЕ І з логічними зв'язками відповідно до рівняння (3.3) показана на рис.3.14. Сигнали з виходів елементів D1 і D2 затри­муються на час Δt, що дорів­нює тривалості лічильного сигналу на T-вході.

Надійні структури лічильних тригерів будують з використанням двоступеневих тригерів або тригерів з динамічним керуван­ням по фронту сигналу С.