Тема 8. Цифровые устройства без памяти

Дешифратор – устройство, преобразующее двоичный код на входах в сигнал на одном (и только одном) из нескольких выходов. Дешифратор называется полным, если он имеет N входов и 2^N выходов. Если количество выходов меньше, то дешифратор называют неполным.

На рисунке приведена основная часть схемы (дешифрирующие элементы И) для полного дешифратора со входами A и B и четырьмя выходами, а также таблица истинности для всех выходов и условное графическое изображение дешифратора (DeCoder - DC) в целом. Видно, что единицы в таблице расположены по диагонали. При таком построении схемы (линейный дешифратор) каждый конъюнктор имеет столько входов, какова разрядность входного кода всего устройства в целом.

Дешифратор можно изготовить из отдельных логических элементов, однако существуют (в том числе и в серии 555) готовые ИМС, выполняющие эту функцию.

Задания.

1. Построить полные схемы дешифраторов «2-4» и «3-8» на логических элементах.

2. Построить схему дешифратора «2-4», имеющего (кроме входов данных) разрешающий вход E. В случае E=1 дешифратор работает как обычно, при E=0 на всех выходах дешифратора должен установиться неактивный уровень (логический 0).

3. Исследовать работу готовой ИМС - сдвоенного дешифратора-демультиплексора 555ИД4 согласно указаниям, приведённым ниже. Не забудьте скопировать в ваш рабочий каталог файл 555id4.mdl, как было сказано выше (Тема 3).

Обсудить с преподавателем вопрос о том, почему вход разрешения D одного из дешифраторов выполнен прямым, а другого (вход E) – инверсным. Объяснить, что происходит на диаграмме (при использовании указанных на рисунке входных сигналов) на 10-м, 20-м и 30-м циклах (периодах сигнала B). Изменить CMD-файл так, чтобы на 35-м цикле работы, не изменяя сигналов D и E, одновременно выключить оба дешифратора. Переделать модель так, чтобы ИМС 555ИД4 работала как один дешифратор «3-8», Наконец, обсудить вопрос о том, почему это устройство называется также демультиплексор (после изучения мультиплексоров).

Шифратор – устройство, в определённом смысле противоположное дешифратору. Он имеет 2^N входов, N выходов и преобразует сигнал на одном из входов в двоичный код на выходах. Обычно предполагается, что логическая единица может присутствовать ровно на одном из входов. Существуют также устройства, способные выделить и преобразовать в выходной код самую старшую из нескольких единиц, присутствующих во входном наборе. Такой шифратор называют приоритетным. Буквы CD в условном графическом изображении шифратора происходят от слова coder (более правильно: encoder).

Схема обычного шифратора проще схемы дешифратора в том, что первая не содержит входных инверторов, а также элементов И, поскольку нет необходимости выделять определённые сочетания нулей и единиц. Строится шифратор на элементах ИЛИ, в данном случае A = f2 V f3, B = f1 V f3. Интересно отметить, что линия f0 будет вообще никуда не подключена, так как сигналу f0 отвечает комбинация «все нули» на выходах.

Как и в случае дешифратора, существуют готовые ИМС шифраторов (как правило, приоритетных), в частности, 555ИВ1. Как и большинство других микросхем средней степени интеграции, ИМС 555ИВ1 является многофункциональным узлом, имеет вход разрешения EI (для включения в работу следует подать EI=0) и так называемый тракт групповых сигналов, выходы которого здесь рассматривать не будем.

Задания.

1. Построить схемы шифраторов «4-2» и «8-3» на логических элементах.

2. Исследовать работу готового шифратора 555ИВ1. Не забудьте скопировать в ваш рабочий каталог файл 555iv1.mdl, как было сказано выше (Тема 3).

Следует иметь в виду, что в микросхеме 555ИВ1 используется соглашение отрицательной логики, то есть уровни всех без исключения сигналов инвертированы: смысловому значению логической единицы соответствует низкий уровень напряжения (задаваемый в GEN при помощи S0), а значению логического нуля – высокий уровень (задаваемый при помощи S1). Если при работе в PCAD обозначить входные выводы как f0, f1 и так далее до f7, вход разрешения обозначить e, а выходы – a0, a1, a2, то можно для начала исследования задать следующие комбинации сигналов:

CYCLE 5

GEN [0 0] f0 (S1/2 S0/2 S1/100)

GEN [0 0] f1 (S1/4 S0/2 S1/100)

GEN [0 0] f2 (S1/6 S0/2 S1/100)

GEN [0 0] f3 (S1/8 S0/2 S1/100)

GEN [0 0] f4 (S1/10 S0/2 S1/100)

GEN [0 0] f5 (S1/100)

GEN [0 0] f6 (S1/100)

GEN [0 0] f7 (S1/100)

GEN [0 0] e (S0/50)

PROBE f0 f1 f2 f3 f4 e a0 a1 a2

DISPLAY 1

SIM 50

Внимательно рассмотреть способ формирования сигналов f0-f4. Далее изменить CMD-файл согласно указаниям преподавателя, например, сформировать f5-f7 аналогичным образом, подать на входы несколько нулей сразу и т.д.

Мультиплексор – устройство, направляющее сигналы с нескольких различных направлений (входных линий) на одно (выходную линию), в зависимости от заданного значения адреса (номера входной линии). Можно провести аналогию с механическим вращающимся (галетным) переключателем, позволяющим подключить к любому из нескольких неподвижных контактов единственный вращающийся контакт посредством поворота ручки.

Общая схема мультиплексора с четырьмя входами данных (D0-D3), двумя адресными входами (A0-A1) и входом разрешения (E), построенная на основе изученных ранее функциональных узлов, может выглядеть так:

На входы данных D0-D3 поступает какая-либо дискретная информация в виде последовательностей нулей и единиц. На выход Y проходит информация только с одного из входов, а именно того, номер которого в двоичном виде (00, 01, 10, 11) задан на адресных входах A0 и A1. Наличие входа E позволяет в любой момент «запереть» мультиплексор, установив неактивный уровень выхода Y.

На этом же рисунке справа показано условное обозначение мультиплексора, Буквенный код – MX либо MS (мультиплексор-селектор).

Данная схема, хоть и вполне работоспособна, но избыточна. Вспомним, что дешифратор – это группа конъюнкторов. Одни и те же многовходовые конъюнкторы могут работать и в дешифраторе, и выполнять функцию коммутаторов данных, а также функцию разрешающего выходного элемента. Учитывая это, приведённую на рисунке схему можно построить, используя четыре четырёхвходовых элемента И, один четырёхвходовой ИЛИ и два инвертора (в дешифраторе). Преобразовав выходной каскад по формуле де Моргана, можно обойтись только пятью однотипными элементами И-НЕ и двумя инверторами.

Задания.

1. Построить схему описанного мультиплексора на пяти элементах И-НЕ (555LA1) и двух инверторах (555LN1).

2. Исследовать работу одного из готовых мультиплексоров серии 555, например, 555КП7. Для этого подать, например, на три младших входа данных три разные последовательности 0 и 1 (с различными периодами повторения) и. переключая мультиплексор по адресным входам, наблюдать состояние выхода.

3. Построить модель мультиплексированной линии передачи данных, например, от двух источников. На передающем конце использовать один из имеющихся в TTL.SLB мультиплексоров, на приёмном – ИМС 555ИД4 в качестве демультиплексора.

Схемы преобразования произвольных кодов

Пусть задан какой-либо код A и, располагая им, разработчик должен получить код B. Для конкретного примера пусть A и B – двухразрядные коды, соответствие между которыми задано с помощью таблицы.

Существует два различных подхода к решению этой задачи. При первом из них каждый разряд выходного кода рассматривается как самостоятельная логическая функция входов, а весь преобразователь строится как система логических функций. В нашем примере она оказалась очень простой. При втором подходе преобразователь строится как сочетание дешифратора и шифратора, которые соединяются между собой согласно заданной таблице преобразования.

Задание. Построить преобразователь кода согласно таблице, заданной преподавателем. Исследовать возможности первого и второго подходов.

Сумматоры и арифметические устройства

В самом начале (Тема 1) этого пособия было указано, что алгебра логики и двоичная арифметика – совершенно разные математические методы описания дискретной информации, хоть и оперируют внешне схожими объектами (0 и 1). С помощью логических элементов, однако, можно воспроизводить действия над разрядами двоичных чисел, совпадающие с правилами двоичной арифметики. Этот факт, собственно, и лежит в основе построения арифметико-логических устройств компьютеров.

Устройство на логических элементах, которое выполняет арифметическое сложение двух двоичных разрядов, вырабатывает значения суммы и переноса, но само не получает перенос из предыдущего разряда, называется полусумматор. Такая схема имеет, следовательно, два входа и два выхода.

Из двух полусумматоров и одного элемента ИЛИ можно составить полный одноразрядный сумматор, который вычисляет сумму двух двоичных разрядов с учётом переноса и сам вырабатывает перенос. Наконец, из нескольких одноразрядных сумматоров, соединяя их по цепи переноса, можно построить многоразрядный сумматор.

Существуют также схемы для увеличения двоичного кода числа на единицу – инкременторы и уменьшения на единицу – декременторв. Схемы этих устройств оставляем для самостоятельного рассмотрения.