Варианты к Заданию №5.

1. Память DDR2, DDR3.

2. Архитектура ЭВМ по Дж. Фон Нейману.

3. Гарвардская архитектура ЭВМ.

4. Современное использование статических ЗУ.

5. Современное использование динамических ЗУ.

6. Современная флэш-память.

7. Классификация процессоров фирмы INTEL.

8. Различные разновидности ПЗУ.

9. КЭШ-память.

10. Использование RAID-массивов в современных условиях.

11. Принцип микропрограммного управления.

12. Операционные автоматы и их типы.

13. Управляющие автоматы с жесткой логикой. Их применение.

14. Управляющие автоматы с программируемой логикой. Их применение.

15. Принципы построения последовательного порта.

16. Элементы организации спец-ЭВМ.

Список рекомендуемых литературных источников

1. Калинцев, С.В. Структурная и функциональная организация ЭВМ: учебн. – метод. комплекс для студентов спец. 1-400201 «Вычислительные машины, системы и сети» / С.В. Калинцев. – Новополоцк: ПГУ, 2008. – 284 с.

2. Соловьев В.В. Васильев А.Г. Программируемые логические интегральные схемы и их применение. - Мн.: Белорусская наука, 1998.

3. Скляров В.А. Синтез автоматов на матричных БИС / Под ред. С.И. Баранова. - Мн.: Наука и техника, 1984.

4. PAL Device Data Book and Design Guide. Advanced Micro Devices. 1998

5. Губанов Д.А., Стешенко В.Б. Методология реализации алгоритмов цифровой фильтрации на основе программируемых логических интегральных схем. // Сборник докладов 1-й Международной конференции «Цифровая обработка сигналов и ее применения» 30.06-3.07.1998, Москва, МЦНТИ, том 4, с. 9 – 19

6. Стешенко В.Б. Особенности проектирования аппаратуры цифровой обработки сигналов на ПЛИС с использованием языков описания аппаратуры // Сборник докладов 2-й Международной конференции «Цифровая обработка сигналов и ее применения» 21.09-24.09.1999, Москва, МЦНТИ, том 2, с. 307 – 314

7. Щербаков М.А., Стешенко В.Б., Губанов Д.А. Цифровая полиноминальная фильтрация: алгоритмы и реализация на ПЛИС // Инженерная микроэлектроника, №1 (3), март 1999, с.12-17

8. Губанов Д.А., Стешенко В.Б., Шипулин С.Н. Современные алгоритмы ЦОС: перспективы реализации. // Электроника: наука, технология, бизнес, №1, 1999, с.54-57

9. Шипулин С.Н., Губанов Д.А., Стешенко В.Б., Храпов В.Ю. Тенденции развития ПЛИС и их применение для цифровой обработки сигналов // Электронные компоненты, №5, 1999, с. 42 – 45.

10. IEEE Standart 1149.1a –1993.

11. ByteBlasterMV Parallel Port Download Cable, Data Sheet, Altera corporation, ver.1, April 1998.

12. AN74. High Speed Boards Design , Altera corporation.

13. В.Стешенко. ACCEL EDA: технология проектирования печатных плат. –М.: «Нолидж», 2000.

14. В.Стешенко. ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов -М.: «Додека», 2000

Необходимые консультации по вопросам выполнения контрольной работы, а также все необходимые учебные пособия Вы можете получить:

1. на кафедре вычислительных систем и сетей УО «ПГУ», ауд. 156 УЛК №5 (корпус В) согласно графика консультаций или по раб.тел. (0214)423031;

2. по электронной почте Marshall9@mail.ru;

3. по телефону: (МТС) +375298922998 (с 18-00 до 19-00);

4. на персональной странице http://marshall-k.narod.ru.