Введем еще одну переменную е, на которую умножим булеву функцию каждого выхода dc:

Рис. 8.5. Схемы управляемых дешифраторов:

а – с прямыми выходами; б – с инверсными выходами

При Е=0 У0=У1=У2=У3=0 (рис. 8.5, а), а при Е=1 функции выходов принимают значения в зависимости от входного кода. Вход Е называют управляющим входом или входом стробирования. При Е=0 дешифратор «выключается», т. е. все выходы неактивны, а при Е=1 «включается» в работу. Такие дешифраторы называют управляемыми. Схемы управляемых дешифраторов представлены на рис. 8.5.

В цифровых устройствах принято так строить узлы, чтобы на основе малоразрядных устройств можно было строить многоразрядные. Продемонстрируем это на примере двухразрядного дешифратора.

Задача 8.1. Построить дешифратор трехразрядного двоичного кода на двухразрядных управляемых дешифраторах.

Для решения задачи сначала рассмотрим таблицу истинности трехразрядного дешифратора (табл. 8.1):

Таблица 8.1.

Таблица истинности трехразрядного дешифратора

	Х1	Х2	Х3	У0	У1	У2	У3	У4	У5	У6	У7
0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	1	0	1	0	0	0	0	0	0
2	0	1	0	0	0	1	0	0	0	0	0
3	0	1	1	0	0	0	1	0	0	0	0
4	1	0	0	0	0	0	0	1	0	0	0
5	1	0	1	0	0	0	0	0	1	0	0
6	1	1	0	0	0	0	0	0	0	1	0
7	1	1	1	0	0	0	0	0	0	0	1

Запишем систему булевых функций выходов дешифратора:

Переобозначим переменные , перепишем систему функций и преобразуем таблицу истинности:

Таблица 8.2

Преобразованная таблица истинности трехразрядного

дешифратора

Анализ табл. 8.2 показывает, что переменные z₁ и z₀ в верхней и нижней части таблицы принимают одни и те же значения. Поэтому их можно подать на адресные входы А₀ и А₁ двухразрядных дешифраторов. При поступлении на входы одинаковых комбинаций z₁ и z₀ у обоих дешифраторов будут возбуждаться одни и те же выходы. Но если на управляющий вход дешифратора DC1 подать инверсную переменную , а на вход DC2 прямую переменную Е, то:

• при Е=0 DC2 отключится, т. е. У4=У5=У6=У7=0, но выходы DC1 будут возбуждаться в соответствие с кодами z₁z₀, т. к. ;

• при Е=1, наоборот, отключится DC1 У0=У1=У2=У3=0, DC2 будет работать в соответствие с кодами z₁z₀.

Схема включения дешифраторов показана на рис. 8.6 (а), на рис. 8.6 (б) показано обозначение трехразрядного неуправляемого дешифратора, построенного на двух двухразрядных дешифраторах в соответствии с табл. 8.1.

Рис. 8.6. Схема и обозначение трехразрядного дешифратора:

а – схема трехразрядного дешифратора, собранного из двухразрядных дешифраторов; б - обозначение трехразрядного дешифратора на схемах

Задача 8.2. Построить схему четырехразрядного дешифратора двоичного кода на дешифраторах меньшей разрядности. Для решения задачи с помощью двухразрядных дешифраторов преобразуем таблицу истинности следующим образом (рассмотрим только левую часть таблицы).

Из табл. 8.3 видно, что дешифраторы DC2, DC3, DC4, DC5 дешифрируют одинаковые коды переменных х₃х₄. Дешифратор DC1 декодирует одну из комбинаций переменных х₁х₂ и в зависимости от нее включает в работу один из этих дешифраторов (рис. 8.7). Для работы DC1 на его вход Е необходимо подать постоянный сигнал, равный логической единице.

Таблица 8.3

Таблица истинности четырехразрядного дешифратора

Рис. 8.7. Четырехразрядный дешифратор, построенный на двухразрядных дешифраторах

Эту задачу можно решить и с использованием трехразрядных дешифраторов (рис. 8.8). При этом переменная х₁ и ее инверсия включают или отключают дешифраторы DC1 или DC2.

Рис. 8.8. Четырехразрядный дешифратор, построенный на трехразрядных дешифраторах