
- •1. Математическая и логическая основа вт
- •Проблема представления информации.
- •Системы счисления, используемые в цифровой технике.
- •1.3. Формы представления двоичных чисел.
- •1.4. Арифметические операции над числами с фиксированной точкой.
- •1.6.Логическая основа вт. Элементарные фал и их техническая реализация.
- •2. Комбинационные цифровые устройства (кцу).
- •2.1. Последовательность синтеза кцу.
- •2.2. Табличный и скобочный способы задания кцу.
- •2.5. Основные законы и тождества алгебры логики.
- •Минимизация фал.
- •2.7. Базисы и минимальные базисы.
- •1 Вариант - обычный каскад.
- •2 Вариант - каскад с открытым коллектором.
- •3 Вариант - каскад с открытым эмиттером.
- •4 Вариант - каскад с тремя состояниями.
- •3. Последовательностные цифровые устройства (пцу).
- •3.1. Понятие пцу.
- •1 Этап. Определение минимального числа состояний, позволяющих построить устойчивый автомат, соответствующий поставленным условиям работы.
- •Переход к динамическому способу управления;
- •Увеличение числа состояний автомата, т.Е. Числа триггеров зу.
- •2 Этап. Определение количества и типа триггеров зу.
- •3 Этап. Определение функций переходов и синтез кцу1.
- •Лекция 11 d rg 1 Циклический сдвиг организуется путём соединения выхо-
- •Двоичные счётчики.
- •C t tt t tt t tt c ct2 1 q1 графическое
- •Счётчики с произвольным модулем счёта.
- •Полупроводниковые запоминающие устройства.
- •4.1. Классификация и основные характеристики зу.
- •4.2. Организация накопителя зу.
- •4.3. Статические озу.
- •4.4. Динамические озу.
- •4.6. Построение памяти заданной структуры.
- •4.7. Стековая память.
- •Преобразователи сигналов.
- •6.1. Принципы построения цап.
- •Согласующее
- •6.2. Основные параметры цап.
- •6.3. Аналого-цифровые преобразователи.
- •6.4. Основные параметры ацп.
- •7. Принципы управления микропроцессора.
- •7.1. Классификация микропроцессоров.
- •7.2. Декомпозиция мп.
- •7 .3. Принцип аппаратного управления ("жёсткой" логики).
- •7.4. Принцип микропрограммного управления (гибкой логики).
- •7.5. Способы формирования сигналов управления
- •Код номера
- •7.6. Операционное устройство мп.
- •7.7. Обобщённая структурная схема мп.
- •8. Элементы архитектуры мп.
- •8.1. Структура команд.
- •Необходимость иметь большее число разрядов для представления адресов и кода операции приводит к недопустимо большой длине трёхадресной команды;
- •Часто в качестве операндов используются результаты предыдущих операций, хранимых в регистрах мп. В этом случае трёхадресный формат используется неэффективно.
- •8.2. Способы адресации, основанные на прямом использовании кода команды.
- •Номера реги- стров
- •Число 4527
- •Адрес 1765
- •8.3. Способы адресации, основанные на преобразовании кода команды.
- •8.4. Понятие вектора состояния мп.
- •8.5. Понятие системы прерывания программ.
- •8.6. Характеристики системы прерывания.
- •8.7. Способы организации приоритетного обслуживания запросов прерывания.
- •Счётчик
- •Счётчик
- •Компаратор
- •Код маски
- •8.8. Процесс выполнения команд. Рабочий цикл мп.
- •8.9. Конвейерная обработка команд и данных.
- •8.10. Особенности risc-архитектуры.
- •Усложнение процессора делает более трудным или даже невыполнимым реализацию его на одном кристалле, что могло бы облегчить достижение высокой производительности.
- •Регистры глобальных переменных
- •Регистр адреса
- •Цепи данных
- •Интерфейс пу
- •Канал ввода-вывода
- •Канал ввода-вывода
- •1. Организация цепочки данных.
- •9.4. Интерфейсы периферийных устройств.
- •Данные от процессора
- •Данные в процессор
- •Регистр передатчика очищен
- •Регистр приёмника заполнен
2.7. Базисы и минимальные базисы.
Полным базисом (обычно просто - базисом) называется система ФАЛ, позволяющая представить любую функцию от произвольного числа аргументов.
Примером базиса являются дизъюнкция, конъюнкция и инверсия, поскольку с их помощью можно записать любую ФАЛ в виде СДНФ или СКНФ, а, следовательно, и в виде МДНФ или МКНФ.
Полный базис предусматривает использование самых различных логических элементов - И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ и т.д. В результате сложность устройства с точки зрения количества использованных элементов существенно уменьшается.
Минимальный набор ФАЛ, позволяющий представить любую функцию от произвольного числа аргументов, называется минимальным базисом.
Минимальными базисами являются, например, дизъюнкция и инверсия, а также конъюнкция и инверсия. Действительно, с помощью закона двойственности через эти ФАЛ можно выразить любую ФАЛ, записанную в виде СДНФ или СКНФ, а, следовательно, и в виде МДНФ или МКНФ.
Минимальный базис предусматривает использование однотипных логических элементов, например, только элементов ИЛИ-НЕ (базис дизъюнкция и конъюнкция) либо только И-НЕ (базис конъюнкция и инверсия). В результате число используемых элементов увеличивается, но зато обеспечивается высокая технологичность процесса изготовления устройства в виде интегральной микросхемы.
Возможны различные базисы и минимальные базисы, отличающиеся числом и видом входящих в них функций. Однако из всех возможных минимальных базисов наибольшее практическое применение получили базисы И-НЕ и ИЛИ-НЕ.
Для представления ФАЛ в любом из этих базисов используются законы двойной инверсии и двойственности.
Например, для записи функции у = х2х0 х1х0 в базисе И-НЕ достаточно воспользоваться только законом двойственности: у = (х2х0)(х1х0).
Теперь запишем эту же функцию в базисе ИЛИ-НЕ. Для этого, во-первых, с помощью закона двойственности избавимся от конъюнкций: у = (х2 х0) (х1 х0). Во-вторых, необходимо воспользоваться законом двойной инверсии, поскольку дизъюнкций также быть не должно. В результате
получаем: у = (х2 х0) (х1 х0).
ЛЕКЦИЯ 5 2.8. Построение структурной схемы устройства.
Структурная схема представляет собой изображение логических элементов и связей между ними.
Последовательность построения структурной схемы соответствует приоритетности логических операций: сначала реализуются инверсии отдельных аргументов, затем выражения в скобках, после этого конъюнкции и, наконец, дизъюнкции и суммы по модулю два.
Для примера построим структурную схему КЦУ, заданного функцией у = (х1х0) (х1х2)х3. Сначала реализуем инверсию переменной х1 (элемент D4). За-
D1 тем выражения в скобках (элементы D1 и D5).
х2
& D2
После этого
конъюнкцию - второй член функ-
х1
& ции
(элемент D2)
и, наконец, дизъюнкцию
х3 D3 (элемент D3).
1 у Следует отметить, что при построении
D4 структурные элементы схемы нумеруются
1 D5 слева направо и сверху вниз.
&
х0 Элементной базой, используемой при
технической реализации цифровых устройств, являются интегральные микросхемы.
Микросхема
представляет собой кристалл, который
помещён
.
. в корпус часто прямоугольной
формы, снабжённый выводами.
. Кристалл - это полупроводниковая пластина, внутри и на по-
верхности которой сформированы компоненты микросхемы, а также контактные площадки, соединённые с выводами корпуса микросхемы. Компонентами микросхемы могут быть логические элементы, триггеры и т.п.
Маркируются микросхемы набором букв и цифр. Например, К155ТМ2, КР1533ЛР4. Первые символы, всегда буквы, характеризуют условия приёмки микросхемы на заводе и особенности конструктивного исполнения (К - пласт-массовый корпус, КР - керамический). Последующие 3 или 4 цифры соответствуют номеру серии.
Серия определяет совокупность микросхем, которые выполняют различные функции, имеют единое конструктивно-технологическое исполнение и предназначены для совместного применения. Последнее означает совместимость микросхем по току и напряжению.
Следующие символы, всегда две буквы, обозначают функциональное назначение микросхемы. Например, буквы от ЛА до ЛЯ обозначают различные виды логических элементов, ИМ - сумматоры и т.д.
Последние цифры определяют порядковый номер микросхемы по функциональному признаку в серии или, иными словами, модификацию данного функционального элемента.
Следует отметить, что если микросхема содержит несколько компонентов, то на схеме для каждого из них используется двойная нумерация, например, D1.2. Первая цифра указывает номер корпуса микросхемы, а вторая - номер его компоненты.
При построении цифровых устройств часто возникает необходимость в организации так называемой мультиплексной линии, т.е. объединения выходов нескольких логических элементов на общую выходную цепь. При этом сигналы в выходную цепь передаются логическими элементами поочерёдно и каждым в течении определённого интервала времени.
Способ решения этой задачи определяется типом выходного каскада используемых микросхем.
Одним из важнейших параметров выходных каскадов интегральных логических элементов является коэффициент разветвления по выходу.
Коэффициент разветвления по выходу Краз определяет число входов интегральных логических элементов, которые одновременно могут быть подключены к выходу данного логического элемента при сохранении его работоспособности в заданных условиях эксплуатации.
Иными словами, коэффициент разветвления по выходу определяет нагрузочную способность данного типа выходного каскада, а потому обязательно учитывается при построении структурной схемы устройства.
Выходные каскады микросхем исполняются в одном из четырёх вариантов.