
- •1. Математическая и логическая основа вт
- •Проблема представления информации.
- •Системы счисления, используемые в цифровой технике.
- •1.3. Формы представления двоичных чисел.
- •1.4. Арифметические операции над числами с фиксированной точкой.
- •1.6.Логическая основа вт. Элементарные фал и их техническая реализация.
- •2. Комбинационные цифровые устройства (кцу).
- •2.1. Последовательность синтеза кцу.
- •2.2. Табличный и скобочный способы задания кцу.
- •2.5. Основные законы и тождества алгебры логики.
- •Минимизация фал.
- •2.7. Базисы и минимальные базисы.
- •1 Вариант - обычный каскад.
- •2 Вариант - каскад с открытым коллектором.
- •3 Вариант - каскад с открытым эмиттером.
- •4 Вариант - каскад с тремя состояниями.
- •3. Последовательностные цифровые устройства (пцу).
- •3.1. Понятие пцу.
- •1 Этап. Определение минимального числа состояний, позволяющих построить устойчивый автомат, соответствующий поставленным условиям работы.
- •Переход к динамическому способу управления;
- •Увеличение числа состояний автомата, т.Е. Числа триггеров зу.
- •2 Этап. Определение количества и типа триггеров зу.
- •3 Этап. Определение функций переходов и синтез кцу1.
- •Лекция 11 d rg 1 Циклический сдвиг организуется путём соединения выхо-
- •Двоичные счётчики.
- •C t tt t tt t tt c ct2 1 q1 графическое
- •Счётчики с произвольным модулем счёта.
- •Полупроводниковые запоминающие устройства.
- •4.1. Классификация и основные характеристики зу.
- •4.2. Организация накопителя зу.
- •4.3. Статические озу.
- •4.4. Динамические озу.
- •4.6. Построение памяти заданной структуры.
- •4.7. Стековая память.
- •Преобразователи сигналов.
- •6.1. Принципы построения цап.
- •Согласующее
- •6.2. Основные параметры цап.
- •6.3. Аналого-цифровые преобразователи.
- •6.4. Основные параметры ацп.
- •7. Принципы управления микропроцессора.
- •7.1. Классификация микропроцессоров.
- •7.2. Декомпозиция мп.
- •7 .3. Принцип аппаратного управления ("жёсткой" логики).
- •7.4. Принцип микропрограммного управления (гибкой логики).
- •7.5. Способы формирования сигналов управления
- •Код номера
- •7.6. Операционное устройство мп.
- •7.7. Обобщённая структурная схема мп.
- •8. Элементы архитектуры мп.
- •8.1. Структура команд.
- •Необходимость иметь большее число разрядов для представления адресов и кода операции приводит к недопустимо большой длине трёхадресной команды;
- •Часто в качестве операндов используются результаты предыдущих операций, хранимых в регистрах мп. В этом случае трёхадресный формат используется неэффективно.
- •8.2. Способы адресации, основанные на прямом использовании кода команды.
- •Номера реги- стров
- •Число 4527
- •Адрес 1765
- •8.3. Способы адресации, основанные на преобразовании кода команды.
- •8.4. Понятие вектора состояния мп.
- •8.5. Понятие системы прерывания программ.
- •8.6. Характеристики системы прерывания.
- •8.7. Способы организации приоритетного обслуживания запросов прерывания.
- •Счётчик
- •Счётчик
- •Компаратор
- •Код маски
- •8.8. Процесс выполнения команд. Рабочий цикл мп.
- •8.9. Конвейерная обработка команд и данных.
- •8.10. Особенности risc-архитектуры.
- •Усложнение процессора делает более трудным или даже невыполнимым реализацию его на одном кристалле, что могло бы облегчить достижение высокой производительности.
- •Регистры глобальных переменных
- •Регистр адреса
- •Цепи данных
- •Интерфейс пу
- •Канал ввода-вывода
- •Канал ввода-вывода
- •1. Организация цепочки данных.
- •9.4. Интерфейсы периферийных устройств.
- •Данные от процессора
- •Данные в процессор
- •Регистр передатчика очищен
- •Регистр приёмника заполнен
9.4. Интерфейсы периферийных устройств.
В зависимости от способа передачи данных различают последовательные и параллельные интерфейсы, а в зависимости от метода управления обменом – синхронные, асинхронные и синхронно-асинхронные.
Асинхронный параллельный интерфейс имеет следующую структуру: (рис. на следующей странице).
Регистры данных служат для временного хранения данных, передаваемых как от системной (общей шины), так и со стороны ПУ.
Регистр управления работает только на запись и воспринимает команды,
Шина данных
Приёмники
и формирователи шинных данных. Разрешение
выхода.
Устройство
формирования сигналов квитирования.
В/в чтения
В/в записи
Подтверждение
Запись в регистр
данных передатчика
Шина данных
Шина управ-ления
Запрос прерывания
Предоставление
прерывания
Приёмники
и дешифраторы адреса.
Шина адреса
Запись в регистр
управления
Чтение регистра
данных приёмника
Чтение регистра
состояния
Команда или
выходные данные
Состояние или
входные данные
Регистр управления
Регистр состояния
Регистр данных
приёмника
Регистр данных
передатчика
Блок регистров
а также другую управляющую информацию для ПУ.
Связанные с этими регистрами логические устройства управляют передачей данных между системной шиной и ПУ.
Регистр состояния работает только на считывание и хранит текущее состояние ПУ (готовность вводимых данных, ошибка устройства, регистр данных передатчика очищен и т.д.).
Иногда регистры управления и состояния объединяют в один.
Работа интерфейса при выполнении операций ввода-вывода состоит в следующем.
В операции ввода информационное слово (двухбайтовое или байтовое слово, группа битов) принимается от ПУ и запоминается в регистре управления.
Затем фиксируется готовность данных в регистре состояния, который проверяется процессором, и информация считывается в процессор.
В интерфейс может быть введено логическое устройство прерывания по готовности данных, если такой режим подготовлен в регистре управления – установлен разряд требования прерывания по готовности данных.
Вывод выполняется в обратной последовательности. МП ожидает освобождения регистра данных передатчика, что определяется контролем по прерыванию регистра состояния.
ЛЕКЦИЯ 9
Затем выводится информационное слово и запоминается в регистре данных передатчика.
Управляющая логика передаёт символ в ПУ, когда оно готово его принять.
Так как к общей шине подключается много интерфейсных модулей ПУ, а каждый регистр из блока регистров модуля имеет свой адрес, то для определения адресуемого в текущей операции ввода-вывода регистра необходим дешифратор.
В операции передачи данных между МП и интерфейсным модулем участвуют сигналы "В/в чтения", "В/в записи", подтверждения.
Логическое устройство управления шиной выдаёт запрос ввода-вывода (чтения – "В/в чтения", или записи – "В/в записи"), а интерфейс должен реагировать подтверждением, что данные помещены на шину данных или приняты с неё.
При генерировании сигнала "В/в чтения" дешифратор адреса выбирает регистр состояния или регистр данных приёмника.
Сигнал "В/в записи" означает вывод данных, а также окончание установки адреса (окончание переходных процессов на шине).
Логическое устройство управления разрешает работу шинных формирователей, стробирует запись данных в регистр управления или регистр данных передатчика и вырабатывает сигнал подтверждения.
Микропроцессор, приняв сигнал подтверждения, снимает (сбрасывает) сигналы "В/в чтения" или "В/в записи", а также сигналы адреса и/или данных.
В ответ схема интерфейсной логики снимает сигнал подтверждения и при необходимости запрещает работу формирователей шины данных.
Интерфейсный модуль должен работать и в режиме прерывания, инициируя сигнал прерывания микропроцессору.
Данный тип обмена особенно удобен при работе с низкоскоростными ПУ, а также в ситуациях, когда момент готовности к передаче данных в микропроцессор периферийным устройством непредсказуем.
Асинхронный последовательный интерфейс используется для медленно работающих ПУ.
Обычно скорость передачи достигает 9600 Бод (Бод – число временных интервалов в секунду при последовательной передаче; для двоичных сигналов Бод соответствует биту в секунду).
В данном интерфейсе применяется старт-стопный способ обмена.