
- •1. Математическая и логическая основа вт
- •Проблема представления информации.
- •Системы счисления, используемые в цифровой технике.
- •1.3. Формы представления двоичных чисел.
- •1.4. Арифметические операции над числами с фиксированной точкой.
- •1.6.Логическая основа вт. Элементарные фал и их техническая реализация.
- •2. Комбинационные цифровые устройства (кцу).
- •2.1. Последовательность синтеза кцу.
- •2.2. Табличный и скобочный способы задания кцу.
- •2.5. Основные законы и тождества алгебры логики.
- •Минимизация фал.
- •2.7. Базисы и минимальные базисы.
- •1 Вариант - обычный каскад.
- •2 Вариант - каскад с открытым коллектором.
- •3 Вариант - каскад с открытым эмиттером.
- •4 Вариант - каскад с тремя состояниями.
- •3. Последовательностные цифровые устройства (пцу).
- •3.1. Понятие пцу.
- •1 Этап. Определение минимального числа состояний, позволяющих построить устойчивый автомат, соответствующий поставленным условиям работы.
- •Переход к динамическому способу управления;
- •Увеличение числа состояний автомата, т.Е. Числа триггеров зу.
- •2 Этап. Определение количества и типа триггеров зу.
- •3 Этап. Определение функций переходов и синтез кцу1.
- •Лекция 11 d rg 1 Циклический сдвиг организуется путём соединения выхо-
- •Двоичные счётчики.
- •C t tt t tt t tt c ct2 1 q1 графическое
- •Счётчики с произвольным модулем счёта.
- •Полупроводниковые запоминающие устройства.
- •4.1. Классификация и основные характеристики зу.
- •4.2. Организация накопителя зу.
- •4.3. Статические озу.
- •4.4. Динамические озу.
- •4.6. Построение памяти заданной структуры.
- •4.7. Стековая память.
- •Преобразователи сигналов.
- •6.1. Принципы построения цап.
- •Согласующее
- •6.2. Основные параметры цап.
- •6.3. Аналого-цифровые преобразователи.
- •6.4. Основные параметры ацп.
- •7. Принципы управления микропроцессора.
- •7.1. Классификация микропроцессоров.
- •7.2. Декомпозиция мп.
- •7 .3. Принцип аппаратного управления ("жёсткой" логики).
- •7.4. Принцип микропрограммного управления (гибкой логики).
- •7.5. Способы формирования сигналов управления
- •Код номера
- •7.6. Операционное устройство мп.
- •7.7. Обобщённая структурная схема мп.
- •8. Элементы архитектуры мп.
- •8.1. Структура команд.
- •Необходимость иметь большее число разрядов для представления адресов и кода операции приводит к недопустимо большой длине трёхадресной команды;
- •Часто в качестве операндов используются результаты предыдущих операций, хранимых в регистрах мп. В этом случае трёхадресный формат используется неэффективно.
- •8.2. Способы адресации, основанные на прямом использовании кода команды.
- •Номера реги- стров
- •Число 4527
- •Адрес 1765
- •8.3. Способы адресации, основанные на преобразовании кода команды.
- •8.4. Понятие вектора состояния мп.
- •8.5. Понятие системы прерывания программ.
- •8.6. Характеристики системы прерывания.
- •8.7. Способы организации приоритетного обслуживания запросов прерывания.
- •Счётчик
- •Счётчик
- •Компаратор
- •Код маски
- •8.8. Процесс выполнения команд. Рабочий цикл мп.
- •8.9. Конвейерная обработка команд и данных.
- •8.10. Особенности risc-архитектуры.
- •Усложнение процессора делает более трудным или даже невыполнимым реализацию его на одном кристалле, что могло бы облегчить достижение высокой производительности.
- •Регистры глобальных переменных
- •Регистр адреса
- •Цепи данных
- •Интерфейс пу
- •Канал ввода-вывода
- •Канал ввода-вывода
- •1. Организация цепочки данных.
- •9.4. Интерфейсы периферийных устройств.
- •Данные от процессора
- •Данные в процессор
- •Регистр передатчика очищен
- •Регистр приёмника заполнен
Канал ввода-вывода
…
Канал ввода-вывода
Интерфейс
ввода-вывода
Интерфейс
ввода-вывода
…
…
К
К
К
К
Интерфейсы
периферийных устройств
ПУ
ПУ
…
Однако в отличие от контроллера ПДП на каналы ввода-вывода возлагаются дополнительные функции для минимизации участия МП в операциях ввода-вывода. Этими функциями являются:
1. Организация цепочки данных.
Возможны случаи, когда массив данных состоит из нескольких подмассивов, размещённых в произвольных участках ОП. Тогда для ввода-вывода каждого подмассива необходимо включать в программу микропроцессора отдельные команды ввода-вывода.
Чтобы передача всех подмассивов инициировалась только одной командой микропроцессора, канал должен допускать задание в канальной программе цепочки данных для передачи такого составного массива.
2. Организация пропуска информации. При операциях ввода может возникнуть необходимость переносить в память с носителя информации только отдельные части массива, пропуская ненужные данные. Для этого должна иметься возможность задания в канальной программе пропуска информации в цепочке данных и реализация пропуска без привлечения микропроцессора для выполнения этой процедуры.
3. Организация цепочки операций. Обмен информацией между ОП и некоторыми ПУ состоит в определённой последовательности операций ввода-вывода. Например, при работе с ЗУ на магнитных дисках может потребоваться следующая последовательность операций: а) установить головки на i-й цилиндр; б) прочитать информацию с j-й поверхности дисков; в) прочитать информацию с (j+1)-й поверхности; г) установить головки на k-й цилиндр и т.д. Чтобы при подобных последовательностях операций ввода-вывода каждая новая операция не требовала новой команды ввода-вывода, должна иметься возможность задания в канальной программе цепочек операций.
4. Формирование запросов прерывания от ввода-вывода. Аппаратура канала автоматически прерыванием извещает микропроцессор об окончании каждой операции ввода-вывода. Вместе с тем должна иметься возможность задания в программе канала прерывания на любом этапе операции ввода-вывода, т.е. программно-управ-ляемого прерывания. Оно не нарушает нормальное выполнение текущей операции ввода-вывода. Появление запроса программно-управляемого прерывания означает, что выполнены все операции ввода-вывода, предшествующие в канальной программе этому запросу. В результате микропроцессор может следить за выполнением канальной программы ввода-вывода и начинать обработку данных сразу после выполнения очередного этапа операции ввода-вывода.
Каналы ввода-вывода полностью разгружают МП от управления операциями ввода-вывода, но порождают неоднородность в структуре потоков (последовательностей байт, слов) и форматах передаваемых данных.
Эта неоднородность, в свою очередь, приводит к необходимости использования нескольких специализированных интерфейсов, среди которых можно выделить 4 типа.
Интерфейс основной (оперативной) памяти предназначается для передачи информации между ОП и каналами ввода-вывода, а также между ОП и процессором. Ведущим устройством здесь является процессор либо канал ввода-вывода, а ведомыми – блоки ОП.
Интерфейс процессор-каналы применяется для обмена информацией между микропроцессором и каналами ввода-вывода. Ведущим в этом интерфейсе является микропроцессор, а ведомым – каналы ввода-вывода.
Указанные интерфейсы являются наиболее быстродействующими. Информация через них передаётся параллельно словами.
Интерфейс ввода-вывода обеспечивает обмен информацией между каналами ввода-вывода и контроллерами периферийных устройств. Здесь ведущими устройствами являются каналы ввода-вывода, а ведомыми – контроллеры.
Информация через интерфейс ввода-вывода передаётся параллельно байтами или парами байт.
Интерфейсы периферийных устройств (имеются и в структуре с общей шиной) служат для передачи информации между контроллерами и ПУ. В этом интерфейсе ведущими являются контроллеры, а ведомыми – ПУ.
Через этот интерфейс информация передаётся группами разрядов, число которых определяется типами ПУ.
Функции, выполняемые первыми тремя типами интерфейсов, не зависят от типов ПУ.
Поэтому соответствующие интерфейсы являются унифицированными, т.е. имеют унифицированный по составу и назначению набор линий и шин, унифицированные схемы подключения, сигналы и алгоритмы (протоколы) управления обменом информацией между ПУ и ядром системы.
Интерфейсы ПУ не могут быть унифицированы в силу большого разнообразия ПУ по принципу действия, выполняемым операциям и используемым форматам данных.
Интерфейсы ПУ выпускаются в виде БИС и входят в состав МПК, поэтому далее рассмотрим принципы построения и структуры таких интерфейсов.