
- •1. Математическая и логическая основа вт
- •Проблема представления информации.
- •Системы счисления, используемые в цифровой технике.
- •1.3. Формы представления двоичных чисел.
- •1.4. Арифметические операции над числами с фиксированной точкой.
- •1.6.Логическая основа вт. Элементарные фал и их техническая реализация.
- •2. Комбинационные цифровые устройства (кцу).
- •2.1. Последовательность синтеза кцу.
- •2.2. Табличный и скобочный способы задания кцу.
- •2.5. Основные законы и тождества алгебры логики.
- •Минимизация фал.
- •2.7. Базисы и минимальные базисы.
- •1 Вариант - обычный каскад.
- •2 Вариант - каскад с открытым коллектором.
- •3 Вариант - каскад с открытым эмиттером.
- •4 Вариант - каскад с тремя состояниями.
- •3. Последовательностные цифровые устройства (пцу).
- •3.1. Понятие пцу.
- •1 Этап. Определение минимального числа состояний, позволяющих построить устойчивый автомат, соответствующий поставленным условиям работы.
- •Переход к динамическому способу управления;
- •Увеличение числа состояний автомата, т.Е. Числа триггеров зу.
- •2 Этап. Определение количества и типа триггеров зу.
- •3 Этап. Определение функций переходов и синтез кцу1.
- •Лекция 11 d rg 1 Циклический сдвиг организуется путём соединения выхо-
- •Двоичные счётчики.
- •C t tt t tt t tt c ct2 1 q1 графическое
- •Счётчики с произвольным модулем счёта.
- •Полупроводниковые запоминающие устройства.
- •4.1. Классификация и основные характеристики зу.
- •4.2. Организация накопителя зу.
- •4.3. Статические озу.
- •4.4. Динамические озу.
- •4.6. Построение памяти заданной структуры.
- •4.7. Стековая память.
- •Преобразователи сигналов.
- •6.1. Принципы построения цап.
- •Согласующее
- •6.2. Основные параметры цап.
- •6.3. Аналого-цифровые преобразователи.
- •6.4. Основные параметры ацп.
- •7. Принципы управления микропроцессора.
- •7.1. Классификация микропроцессоров.
- •7.2. Декомпозиция мп.
- •7 .3. Принцип аппаратного управления ("жёсткой" логики).
- •7.4. Принцип микропрограммного управления (гибкой логики).
- •7.5. Способы формирования сигналов управления
- •Код номера
- •7.6. Операционное устройство мп.
- •7.7. Обобщённая структурная схема мп.
- •8. Элементы архитектуры мп.
- •8.1. Структура команд.
- •Необходимость иметь большее число разрядов для представления адресов и кода операции приводит к недопустимо большой длине трёхадресной команды;
- •Часто в качестве операндов используются результаты предыдущих операций, хранимых в регистрах мп. В этом случае трёхадресный формат используется неэффективно.
- •8.2. Способы адресации, основанные на прямом использовании кода команды.
- •Номера реги- стров
- •Число 4527
- •Адрес 1765
- •8.3. Способы адресации, основанные на преобразовании кода команды.
- •8.4. Понятие вектора состояния мп.
- •8.5. Понятие системы прерывания программ.
- •8.6. Характеристики системы прерывания.
- •8.7. Способы организации приоритетного обслуживания запросов прерывания.
- •Счётчик
- •Счётчик
- •Компаратор
- •Код маски
- •8.8. Процесс выполнения команд. Рабочий цикл мп.
- •8.9. Конвейерная обработка команд и данных.
- •8.10. Особенности risc-архитектуры.
- •Усложнение процессора делает более трудным или даже невыполнимым реализацию его на одном кристалле, что могло бы облегчить достижение высокой производительности.
- •Регистры глобальных переменных
- •Регистр адреса
- •Цепи данных
- •Интерфейс пу
- •Канал ввода-вывода
- •Канал ввода-вывода
- •1. Организация цепочки данных.
- •9.4. Интерфейсы периферийных устройств.
- •Данные от процессора
- •Данные в процессор
- •Регистр передатчика очищен
- •Регистр приёмника заполнен
4.6. Построение памяти заданной структуры.
Для построения памяти цифровых систем микросхемы ЗУ объединяются между собой. При этом может потребоваться объединение однотипных мик-росхем с целью увеличения разрядности хранимых слов.
С
DO
DO
DO
DO
A
ЛЕКЦИЯ 15
Часто возникает необходимость объединения микросхем для увеличения числа хранимых слов при сохранении их разрядности.
С
m
оответствующая
схема соединения ЗУ имеет вид:
DO
DI
DI
W/R
W/R
CS
CS
A
A
n
DI
W/R
A
D DC 0
CS V
K
Разряды адреса разделяются на две группы. Одна группа в n разрядов выбирает по одному запоминающему элементу (одной ячейке памяти) в каждой микросхеме. Остальные m разрядов посредством дешифратора обеспечивают обращение к одной из микросхем.
Благодаря такому включению любой (m+n)-разрядный код будет адресовать по одному запоминающему элементу (одной ячейке) в каждой микросхеме, а выбираться будет тот из них, который находится в микросхеме с разрешающим значением сигнала CS.
В любом случае ёмкость полученного ЗУ равна: С' = СQ, где С – информационная ёмкость отдельной микросхемы, а Q – число объединяемых микросхем.
На практике реализация памяти заданной структуры нередко требует комбинации объединения микросхем с целью увеличения как разрядности, так и числа хранимых слов.
4.7. Стековая память.
Стек представляет собой набор регистров, работающий по принципу LIFO (last in first out – последний вошёл, первым вышел).
Число регистров стека называется глубиной стека.
О
дин
из вариантов организации стека подобен
работе магазина автоматического оружия.
Записываемые
слова постепенно заполняют стек, на-
чиная с верхнего
регистра. При этом слова как бы про-
А 1 А2 А3 А4 талкиваются в стек до тех пор, пока первое из них не до-
А1 А2 А3 стигнет дна стека – самого нижнего регистра. Поэтому
А1 А2 процесс записи в стек называется проталкиванием.
А1 Считывание начинается с верхнего регистра, причём по мере освобождения стека слова продвигаются вверх. Потому процесс считывания из стека называется выталкиванием.
Стек с подобной организацией называется магазином. При работе с магазином следует всегда помнить, что если число записываемых слов превысит глубину стека, то первые слова будут безвозвратно утеряны.
Д
ругой
вариант построения стека напоминает
работу с пачкой документов, когда новый
документ кладётся сверху пачки.
В этом
случае заполнение стека начинается с
А4
нижнего регистра, а при
считывании слова вверх
А3
А3
указатель
не продвигаются.
А2
А2
А2
А1
А1
А1
А1
При такой организации
стека необходим спе-
циальный регистр, называемый указателем стека. В указателе стека хранится код номера последнего по времени заполнения элемента стека. Этот элемент стека называется верхушкой стека.
При загрузке стека содержимое указателя увеличивается, а при считывании – уменьшается.
Достоинством принципа "пачки документов" является возможность организации стека в любой области ЗУ. Правда при этом на обращение к стеку затрачивается время, равное циклу обращения к ЗУ.
Аналоговый компаратор – это устройство сравнения некоторого аналогового сигнала с заданным.
Компаратор содержит дифференциальный каскад, на прямой вход которого подаётся анализируемый сигнал, а на инверсный – заданный (в частном случае – постоянный, "пороговый", уровень):
На выходе
диффе-
u
UПОР
- ренциального каскада
UВЫХ
формируется
сигнал,
UПОР
UВХ
+ пропорциональный
раз-
ности: КУС(UВХ
– UПОР).
t
UВЫХ
В компараторе
добиваются максимально-
U1
возможного
значения коэффициента усиления
КУС.
В результате на выходе компаратора
U0
обеспечивается
резкий перепад между пре-
t
дельными уровнями даже при небольшой
разности входных напряжений.
Т
аким
образом, аналоговый компаратор даёт
качественную оценку (больше, меньше) о
соотношении входного и заданного
сигналов.
+ F
Компараторы выпускаются в
интегральном исполнении и имеют
- следующее условное графическое
обозначение:
В маркировке микросхем компараторов используются буквы СА, например, К252 СА1.
-