
- •1. Математическая и логическая основа вт
- •Проблема представления информации.
- •Системы счисления, используемые в цифровой технике.
- •1.3. Формы представления двоичных чисел.
- •1.4. Арифметические операции над числами с фиксированной точкой.
- •1.6.Логическая основа вт. Элементарные фал и их техническая реализация.
- •2. Комбинационные цифровые устройства (кцу).
- •2.1. Последовательность синтеза кцу.
- •2.2. Табличный и скобочный способы задания кцу.
- •2.5. Основные законы и тождества алгебры логики.
- •Минимизация фал.
- •2.7. Базисы и минимальные базисы.
- •1 Вариант - обычный каскад.
- •2 Вариант - каскад с открытым коллектором.
- •3 Вариант - каскад с открытым эмиттером.
- •4 Вариант - каскад с тремя состояниями.
- •3. Последовательностные цифровые устройства (пцу).
- •3.1. Понятие пцу.
- •1 Этап. Определение минимального числа состояний, позволяющих построить устойчивый автомат, соответствующий поставленным условиям работы.
- •Переход к динамическому способу управления;
- •Увеличение числа состояний автомата, т.Е. Числа триггеров зу.
- •2 Этап. Определение количества и типа триггеров зу.
- •3 Этап. Определение функций переходов и синтез кцу1.
- •Лекция 11 d rg 1 Циклический сдвиг организуется путём соединения выхо-
- •Двоичные счётчики.
- •C t tt t tt t tt c ct2 1 q1 графическое
- •Счётчики с произвольным модулем счёта.
- •Полупроводниковые запоминающие устройства.
- •4.1. Классификация и основные характеристики зу.
- •4.2. Организация накопителя зу.
- •4.3. Статические озу.
- •4.4. Динамические озу.
- •4.6. Построение памяти заданной структуры.
- •4.7. Стековая память.
- •Преобразователи сигналов.
- •6.1. Принципы построения цап.
- •Согласующее
- •6.2. Основные параметры цап.
- •6.3. Аналого-цифровые преобразователи.
- •6.4. Основные параметры ацп.
- •7. Принципы управления микропроцессора.
- •7.1. Классификация микропроцессоров.
- •7.2. Декомпозиция мп.
- •7 .3. Принцип аппаратного управления ("жёсткой" логики).
- •7.4. Принцип микропрограммного управления (гибкой логики).
- •7.5. Способы формирования сигналов управления
- •Код номера
- •7.6. Операционное устройство мп.
- •7.7. Обобщённая структурная схема мп.
- •8. Элементы архитектуры мп.
- •8.1. Структура команд.
- •Необходимость иметь большее число разрядов для представления адресов и кода операции приводит к недопустимо большой длине трёхадресной команды;
- •Часто в качестве операндов используются результаты предыдущих операций, хранимых в регистрах мп. В этом случае трёхадресный формат используется неэффективно.
- •8.2. Способы адресации, основанные на прямом использовании кода команды.
- •Номера реги- стров
- •Число 4527
- •Адрес 1765
- •8.3. Способы адресации, основанные на преобразовании кода команды.
- •8.4. Понятие вектора состояния мп.
- •8.5. Понятие системы прерывания программ.
- •8.6. Характеристики системы прерывания.
- •8.7. Способы организации приоритетного обслуживания запросов прерывания.
- •Счётчик
- •Счётчик
- •Компаратор
- •Код маски
- •8.8. Процесс выполнения команд. Рабочий цикл мп.
- •8.9. Конвейерная обработка команд и данных.
- •8.10. Особенности risc-архитектуры.
- •Усложнение процессора делает более трудным или даже невыполнимым реализацию его на одном кристалле, что могло бы облегчить достижение высокой производительности.
- •Регистры глобальных переменных
- •Регистр адреса
- •Цепи данных
- •Интерфейс пу
- •Канал ввода-вывода
- •Канал ввода-вывода
- •1. Организация цепочки данных.
- •9.4. Интерфейсы периферийных устройств.
- •Данные от процессора
- •Данные в процессор
- •Регистр передатчика очищен
- •Регистр приёмника заполнен
4.4. Динамические озу.
Накопитель динамических ОЗУ имеет словарную организацию.
Бит информации хранится на так называемых "запоминающих емкостях", в качестве которых используются паразитные ёмкости p-n-перехо-да. Следовательно, считывание информации состоит в определении, заряжена или нет запоминающая ёмкость.
Запоминающая ёмкость состояние 0 может сохранять неопределённо долго, а состояние 1, из-за утечки заряда, - только ограниченное время. Поэтому необходимо периодически восстанавливать хранимую информацию.
Операция периодического восстановления информации называется рефреш или регенерацией.
З
апоминающий
элемент динамического ОЗУ строится по
следующей схеме:
Запоминающей ёмкостью
служит пара-
АЛ РЛ
зитная ёмкость С затвора
транзистора VT2.
VT1
VT3
Cр
Перед считыванием
подаётся управля-
VT4
ющий
сигнал, который открывает транзис-
VT2
Упр. тор
VT4
и паразитная ёмкость Ср
РЛ подза-
С ряжается от источника питания. +ЕП Затем на АЛ подаётся сигнал считывания, который открывает транзистор VT3, но не может открыть VT2.
Если запоминающий элемент хранит 1, то конденсатор С заряжен и тогда транзистор VT2 открыт. В этом случае через открытые транзисторы VT3 и VT2 конденсатор Ср разряжается и низкий уровень сигнала в РЛ соответствует хранимой 1.
Если запоминающий элемент хранит 0, то ёмкость С разряжена, транзистор VT2 закрыт и сигнал на АЛ не может вызвать разряд ёмкости Ср. Высокий уровень сигнала в РЛ соответствует хранимому 0.
При записи на АЛ подаётся высокий уровень сигнала, открывающий транзистор VT1, который подключает к РЛ конденсатор С. В результате независимо от своего предыдущего состояния ёмкость оказывается заряженной (за-пись 1) или разряженной (запись 0).
Д
инамические
ОЗУ имеют следующее условное графическое
обозначение:
А1
RAM
Символом CAS
помечен вход выбора столбцов,
A2
а символом RAS
– вход выбора строк накопителя.
Назначение
остальных входов аналогично ста-
An
DO
тическому ОЗУ.
W/R
CAS
Микросхема
динамического ОЗУ имеет следу-
RAS
ющую
структуру:
DI
РгА m
DCX
2m
НК УУ CAS
A
m
n
n
2n
RAS
DCY
2n
УР
W/R
УЗ УС
DI
DO
Структура микросхемы включает накопитель (НК), регистр адреса (РгА), дешифраторы кода адреса строк Х и столбцов Y, усилители записи (УЗ) и считывания (УС), усилители регенерации (УР), устройство управления (УУ).
Устройство управления задаёт режимы работы RAS CAS W/R Режим ОЗУ в соответствии с комбинацией сигналов CAS, 1 Хран. RAS и W/R: 0 1 Реген.
0 0 0 Запись
0 0 1 Счит.
Работу ОЗУ поясним с помощью временных диаграмм: А Коды номера строки t столбца накопителя по- RAS даются по одним и тем t же адресным линиям в W/R два приёма. t Сначала подаётся CAS m-разрядный код стро- t ки, который фиксиру- DO ется в регистре адреса t по сигналу RAS. DI При этом с помощью
строка
столбец
безразлично
регенерация
При отсутствии разрешающего сигнала CAS за относительно короткое время будет произведена регенерация запоминающих элементов выбран-ной строки.
Регенерация заключается в передаче информации из запоминающих элементов адресованной строки в двунаправленные усилители регенерации, с выходов которых информация вновь записывается в те же запоминающие элементы.
Таким образом, формируя в каждом цикле обращения последовательность адресов строк, можно за 2m тактов обеспечить полную регенерацию ОЗУ.
После адресации строки подаётся n-разрядный адрес столбца, который также фиксируется в регистре адреса, но по сигналу CAS.
Этот код с помощью дешифратора DCY обеспечивает выбор одного из усилителей регенерации.
При этом значение сигнала W/R определяет режим работы ОЗУ: запись или считывание.
Задержки сигналов друг относительно друга вызваны причинами, аналогичными причинам статического ОЗУ.
Цикл обращения определяется сигналом RAS.
Предельные значения основных параметров динамических ОЗУ составляют: ёмкость - 256 Кбит, время обращения - 1 мкс, потребляемая мощность – 0,5 Вт.
ЛЕКЦИЯ 14
4.5. ПЗУ.
Накопитель ПЗУ представляет собой совокупность обычно 8-разряд-ных ячеек памяти.
В
масочных ПЗУ (типа ROM)
накопитель имеет словарную
организацию. Запоминающий
элемент накопителя состоит из биполярного
(или поле-
вого)
транзистора и плавкой перемычки (П).
+ЕП
РЛ
Запись информации производится на
заводе-изго-
товителе с помощью индивидуальных для
конкретных
заказчиков фотошаблонов (масок).
П При записи
1 перемычка оставляется, а при за-
писи 0 –
разрушается (пережигается).
АЛ
Г
рафически
масочные ПЗУ изображаются следующим
образом:
А ROM
Принцип построения большинства
микросхем этой
0 DO
группы ПЗУ одинаков и может быть
представлен сле-
1 0
дующей структурной схемой:
1
РгА
DCX
НК MS
УС DO
7 А
n DCY
CS CS
Код адреса ячейки поступает на входы регистра адреса (РгА), согласующего схемы на кристалле с внешними цепями.
С помощью дешифратора DCX выбирается одна из строк накопителя, а с помощью дешифратора DCY и мультиплексора – одна из его разрядных шин.
На выходах микросхемы выбранное слово появляется при разрешающем сигнале управления CS.
Предельные значения основных параметров микросхем масочных ПЗУ составляют: ёмкость - 128 Кбайт, время обращения – 800 нс, потребляемая мощность – 1 Вт.
Масочные ПЗУ широко используются в качестве носителей постоянных программ, подпрограмм, кодов физических констант, постоянных коэффициентов и т.п.
Микросхемы ПЗУ типа PROM (ППЗУ) по принципу построения и режимам работы аналогичны масочным с тем отличием, что программируются пользователем.
Кроме того, структура микросхемы имеет дополнительные устройства на выходах для формирования тока программирования.
Программирование ПЗУ типа PROM осуществляется с помощью специаль-ных устройств, называемых программаторами.
Программатор подключается к тем же выходам, по которым считывается информация. При этом адресная шина используется для выбора заданной ячейки.
Разрушение плавкой перемычки обеспечивается серией импульсов тока с амплитудой 20 – 30 мА.
Разновидностью ПЗУ типа PROM являются ПЛМ. Программирование осуществляется в два этапа: вначале программируют первую матрицу, затем – вторую. Для управления этой операцией в микросхеме предусматривается специальный вход, обозначаемый латинскими буквами PR.
Условное графическое обозначение ПЗУ типа PROM аналогично масочным, но в среднем поле пишется PROM.
Предельные значения основных параметров микросхем типа PROM составляют: ёмкость – 8 Кбайт, время обращения – 100 нс, потребляемая мощность – 1 Вт.
В ПЗУ типа EPROM (РПЗУ-ЭС) и EEPROM (РПЗУ-УФ) накопитель имеет матричную организацию.
В микросхемах типа EPROM в качестве запоминающего элемента могут использоваться транзистор со структурой МНОП или транзистор ЛИЗМОП с двойным затвором, один из которых "плавающий", а другой – внешний (управляющий).
Элемент памяти со структурой МНОП представляет собой МДП-транзистор с индуцированным каналом р-типа (или n-типа):
И
сток
Затвор Сток В режиме
программироваиия к затвору
транзистора
прикладывается импульс нап-
ряжения
положительной полярности
(тран-
p
(n)
n
(p)
p(n)
зистор р-типа) с амплитудой 30-40
В.
В результате на границе раздела двух диэлектрических слоёв накапливается заряд электронов, что снижает пороговое напряжение транзистора. Это состояние транзистора соответствует записи логической 1.
Состояние транзистора без заряда в диэлектрике соответствует логическому 0.
В режиме стирания к затвору относительно подложки прикладывается импульс напряжения отрицательной полярности той же амплитуды.
В режиме считывания на затворы МНОП-транзистора подают напряжение, значение которого лежит между двумя пороговыми уровнями напряжения транзистора. При этом транзистор откроется, если в нём записана 1, в противном случае он останется закрытым.
Микросхемы с р-МНОП транзисторами имеют сравнительно низкое быстродействие, высокое напряжение программирования и нуждаются в двух источниках питания.
Микросхемы с n-МНОП транзисторами обладают втрое большим быстродействием, меньшим напряжением программирования (22 В) и требуют один источник питания.
Вариант элемента памяти на транзисторе ЛИЗМОП с двойным затвором реализован на МДП-транзисторе с каналом n-типа:
Плава- Управля- У этого транзистора в подзатворном
ющий ющий диэлектрике сформирована проводящая
И
сток
затвор затвор Сток проводящая
область, называемая плава-
ющим затвором.
р В режиме программирования на
n n исток и сток относительно подложки подают импульс напряжения 21-25 В положительной полярности.
В результате часть электронов инжектирует на плавающий затвор, преодолевая тонкий слой диэлектрика.
Накопленный на плавающем затворе отрицательный заряд повышает пороговое напряжение транзистора, что соответствует записи логического нуля. Отсутствие заряда на плавающем затворе соответствует логической единице.
Стирание записанной информации осуществляется импульсом напряжения, подаваемым на управляющий затвор. При этом электроны вытесняются с плавающего затвора в подложку и восстанавливается низковольтный уровень порогового напряжения, что соответствует логической единице.
Режим считывания осуществляется так же, как и в микросхемах на МНОП-транзисторах.
В микросхемах типа EEPROM в качестве элемента памяти используется транзистор ЛИЗМОП.
В этом случае стирание записанной информации осуществляется с помощью УФ-облучения.
Электроны рассасываются с плавающего затвора в подложку в результате усиления теплового движения за счёт полученной от источника УФ-излучения энергии.
Излучение проникает к кристаллу через прозрачное окно в крышке корпуса.
Остальные режимы аналогичны режимам для МНОП-транзистора.
З
апоминающий
элемент репрограммируемых ПЗУ строится
по следующей схеме:
-UП
Собственно элементом памяти
является транзистор
VT1. При появлении на его затворе напряжения считы-
VT1 считываения в стоке либо будет протекать ток, либо нет. АЛХ VT2 Транзистор VT2 совмещает функции ключа и фор- АЛY мирователя, преобразуя ток стока в напряжение логи-
РЛ ческого 0 или логической 1.
Условное графическое обозначение репрограммируемых ПЗУ аналогично ПЗУ типа ROM, но в среднем поле пишется EPROM или EEPROM.
Т
иповая
структура репрограммируемых ПЗУ
имеет вид:
UPR
УУ
ER
RD
PR
CS
DCX
КРС НК УВВ DO
РгА
А
DCY
Структурная схема содержит устройство управления (УУ), регистр адреса (РгА), дешифраторы кода адреса строк (DCX) и столбцов (DCY), коммутатор режима работы строк (КРС), накопитель (НК) и устройство ввода-вывода (УВВ).
Дешифраторы осуществляют управление накопителем. Коммутатор совместно с устройством управления обеспечивает работу микросхемы в режимах программирования и стирания.
Устройство управления формирует импульсы напряжений требуемой амплитуды и длительности из напряжения программирования UPR. Кроме того, под воздействием сигналов на своих входах оно управляет работой основных блоков микросхемы.
Управляющие сигналы имеют следующее назначение: CS – выбор микросхемы; PR – разрешение режима программирования; RD – сигнал считывания; ER – сигнал стирания информации.
Многие микросхемы ПЗУ типа EPROM допускают как общее, так и адресное (избирательное) стирание с последующей адресной записью.
В микросхемах типа EEPROM допускается возможность только общего стирания с обязательной проверкой его качества. Время стирания информации составляет 30-60 минут.
Ёмкость микросхем ПЗУ типа EEPROM достигает 16 Кбайт, а типа EPROM – только четырёх.
Достоинством микросхем типа EPROM является, во-первых, возможность их перепрограммирования без изъятия из устройства; во-вторых, значительное число циклов перепрограммирования, достигающее 104.
У микросхем типа EEPROM число циклов перепрограммирования невелико (от 10 до 100), что обусловлено быстрым старением диэлектрика в транзисторных структурах ЛИЗМОП под действием УФ-излучения.
Кроме того, микросхемы этого типа обладают и другими недостатками: необходимость изъятия из аппаратуры для стирания информации, большое время стирания, необходимость в специальном оборудовании для стирания.
Вместе с тем у микросхем типа EEPROM есть и существенные достоинства: сравнительно высокое быстродействие, широкий набор микросхем с различной ёмкостью и большое разнообразие вариантов исполнения, невысокая стоимость и доступность.