
- •1. Математическая и логическая основа вт
- •Проблема представления информации.
- •Системы счисления, используемые в цифровой технике.
- •1.3. Формы представления двоичных чисел.
- •1.4. Арифметические операции над числами с фиксированной точкой.
- •1.6.Логическая основа вт. Элементарные фал и их техническая реализация.
- •2. Комбинационные цифровые устройства (кцу).
- •2.1. Последовательность синтеза кцу.
- •2.2. Табличный и скобочный способы задания кцу.
- •2.5. Основные законы и тождества алгебры логики.
- •Минимизация фал.
- •2.7. Базисы и минимальные базисы.
- •1 Вариант - обычный каскад.
- •2 Вариант - каскад с открытым коллектором.
- •3 Вариант - каскад с открытым эмиттером.
- •4 Вариант - каскад с тремя состояниями.
- •3. Последовательностные цифровые устройства (пцу).
- •3.1. Понятие пцу.
- •1 Этап. Определение минимального числа состояний, позволяющих построить устойчивый автомат, соответствующий поставленным условиям работы.
- •Переход к динамическому способу управления;
- •Увеличение числа состояний автомата, т.Е. Числа триггеров зу.
- •2 Этап. Определение количества и типа триггеров зу.
- •3 Этап. Определение функций переходов и синтез кцу1.
- •Лекция 11 d rg 1 Циклический сдвиг организуется путём соединения выхо-
- •Двоичные счётчики.
- •C t tt t tt t tt c ct2 1 q1 графическое
- •Счётчики с произвольным модулем счёта.
- •Полупроводниковые запоминающие устройства.
- •4.1. Классификация и основные характеристики зу.
- •4.2. Организация накопителя зу.
- •4.3. Статические озу.
- •4.4. Динамические озу.
- •4.6. Построение памяти заданной структуры.
- •4.7. Стековая память.
- •Преобразователи сигналов.
- •6.1. Принципы построения цап.
- •Согласующее
- •6.2. Основные параметры цап.
- •6.3. Аналого-цифровые преобразователи.
- •6.4. Основные параметры ацп.
- •7. Принципы управления микропроцессора.
- •7.1. Классификация микропроцессоров.
- •7.2. Декомпозиция мп.
- •7 .3. Принцип аппаратного управления ("жёсткой" логики).
- •7.4. Принцип микропрограммного управления (гибкой логики).
- •7.5. Способы формирования сигналов управления
- •Код номера
- •7.6. Операционное устройство мп.
- •7.7. Обобщённая структурная схема мп.
- •8. Элементы архитектуры мп.
- •8.1. Структура команд.
- •Необходимость иметь большее число разрядов для представления адресов и кода операции приводит к недопустимо большой длине трёхадресной команды;
- •Часто в качестве операндов используются результаты предыдущих операций, хранимых в регистрах мп. В этом случае трёхадресный формат используется неэффективно.
- •8.2. Способы адресации, основанные на прямом использовании кода команды.
- •Номера реги- стров
- •Число 4527
- •Адрес 1765
- •8.3. Способы адресации, основанные на преобразовании кода команды.
- •8.4. Понятие вектора состояния мп.
- •8.5. Понятие системы прерывания программ.
- •8.6. Характеристики системы прерывания.
- •8.7. Способы организации приоритетного обслуживания запросов прерывания.
- •Счётчик
- •Счётчик
- •Компаратор
- •Код маски
- •8.8. Процесс выполнения команд. Рабочий цикл мп.
- •8.9. Конвейерная обработка команд и данных.
- •8.10. Особенности risc-архитектуры.
- •Усложнение процессора делает более трудным или даже невыполнимым реализацию его на одном кристалле, что могло бы облегчить достижение высокой производительности.
- •Регистры глобальных переменных
- •Регистр адреса
- •Цепи данных
- •Интерфейс пу
- •Канал ввода-вывода
- •Канал ввода-вывода
- •1. Организация цепочки данных.
- •9.4. Интерфейсы периферийных устройств.
- •Данные от процессора
- •Данные в процессор
- •Регистр передатчика очищен
- •Регистр приёмника заполнен
2 Этап. Определение количества и типа триггеров зу.
Число триггеров ЗУ определяется выражением: NT = Log2NC , где NC - число состояний автомата, включая начальное.
Тип триггеров выбирается по принципу наибольшего совпадения правила работы триггера с правилами работы проектируемого автомата.
При этом ориентируются на двухступенчатые триггеры с динамическим управлением поскольку они наиболее устойчивы к помехам, вызванным "состязаниями" сигналов.
В нашем примере NT = Log24 = 2. Для простоты будем использовать D-триггеры.
3 Этап. Определение функций переходов и синтез кцу1.
Составляется таблица переходов, в которой управляющие сигналы записываются исходя из правил работы триггеров ЗУ.
На основании этой таблицы производится синтез КЦУ1 по стандартной методике.
№ |
Вх. |
Сост. ЗУ |
Упр. сигнал |
||
сост. |
сиг. |
q2 |
q1 |
a2=D2 |
a1=D1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
2 |
0 |
1 |
0 |
1 |
1 |
3 |
1 |
1 |
1 |
0 |
0 |
В таблице принят естественный порядок смены состояний.
В каждом отдельном такте (строке таблицы) сигналы на D-входах триггеров обеспечивают их переключение в следующее

На основании таблицы переходов для каждого из управляющих сигналов запишем ФАЛ, например, в СДНФ:
a1 = xq2q1 xq2q1, a2 = xq2q1 xq2q1.
Минимизируя выражение для а1 по методу Квайна, окончательно получаем: а1 = xq1, a2 = xq2q1 a1q2.
q1 & Соответствующая структурная схема x 1 a1 КЦУ1 в полном базисе будет иметь вид:
&
q2
1 4
этап.
Определение функций
& a2
выходов
и синтез
КЦУ2.
q1
На
этом этапе составляется табли-
q2
ца
выходов, на основании которой
синтезируется КЦУ2 по стандартной методике.
№ |
Сост. ЗУ |
Вых. сиг. |
|
сост. |
q2 |
q1 |
у |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
2 |
1 |
0 |
1 |
3 |
1 |
1 |
0 |
На основании этой таблицы запишем функцию выхода, например, в СДНФ: y = q2q1 q2q1 = q1 q2.
С
оответствующая
структурная q1
=1 y
схема КЦУ2 имеет вид:
q2
a1
D
T
q1
a2
D
T
q2
Далее все схемы объединяются и
до-
полняются схемой ЗУ:
C
q1
C
q2
При этом триггеры ЗУ, согласно заданным условиям работы автомата, синхронизируются по Х входному сигналу Х короткими импульсами:
С
Далее рассмотрим типовые ПЦУ - регистры, счётчики, делители частоты и распределители импульсов.
3.8. Регистры.
Регистром называется ПЦУ, предназначенное для запоминания кодо-вого слова, а также выполнения над словом некоторых логических преобразований.
Таковыми могут быть, например, преобразование из последователь-ной формы представления в параллельную и обратно, сдвиг в сторону старшего или младшего разряда, инвертирование.
Регистр представляет собой совокупность триггеров, число которых соответствует числу разрядов в слове.
Основными параметрами регистров являются наибольшая тактовая частота, число разрядов и потребляемая мощность.
По назначению различают регистры хранения и сдвига.
Регистры хранения (буфферные регистры) реализуют в основном на D-триггерах со статическим или динамическим управлением: х1 D T у1 Графически изображаются следующим образом:
C
R
x1
D1
TT
Q1
y1
Приём и выдача инфор-
мации в таких регистрах
xn
Dn
производится параллельно,
хn
D
T
уn
C
т.е. одновременно всех
раз-
С C
R
Qn
yn
рядов
кодового слова.
R
R
По этой причине ре-
гистры хранения называют ещё
параллельными регистрами.
При С=0 регистр находится в режиме хранения. При С=1 разряды входного слова одновременно фиксируются в соответствующих триггерах регистра.
Вход R предназначен для сброса регистра в нулевое состояние.
В маркировке микросхем таких наборов D-триггеров используются буквы ТМ, а микросхем более сложных структур – буквы ИР.
Код с выходов интегральных регистров хранения может считываться в прямом или инверсном виде.
Регистры сдвига.
По способу ввода (записи) и вывода информации различают:
последовательные регистры, в которых запись и считывание выполняются последовательно, бит за битом. Такие регистры имеют один информационный вход и один выход;
последовательно-параллельные, в которых запись выполняется последовательно, а считывание параллельно. Такие регистры имеют один информационный вход и n выходов;
параллельно-последовательные, в которых запись выполняется параллельно, а считывание последовательно. У таких регистров n информационных входов и один выход.
По направлению сдвига различают регистры сдвига вправо, влево и реверсивные.
Регистры сдвига реализуют на D- или JK-триггерах с динамическим управлением.
Рассмотрим типовую схему последовательно-параллельного регистра сдвига вправо, ограничившись двумя разрядами:
В условном графическом изображении регистров сдвига используется Q2 стрелка, указывающая направление сдвига. Выходы регистра Вх. D T D T Q1 D RG 1 Q1 отмечаются весовыми
коэффициентами
дво-
C
C
C
C
2 Q2
ичных
разрядов.
Информацион-
ным входом регистра
является вход триггера старшего разряда.
Поэтому кодовое слово записывается,
начиная с его младшего разряда.
З
акон
функционирования регистра удобно
описывать с помощью временных диаграмм.
С Записываемая
информация представляется
t
последовательным кодом.
D
Сначала в
триггер старшего разряда записы-
t
вается младший разряд кодового
слова, например,
Q2
единица.
T
К началу второго такта на
информационном
Q1
входе регистра
устанавливается следующий раз-
t
ряд кодового слова, например, ноль.
Фронтом второго такта этот разряд записывается в старший триггер регистра, а его содержимое переписывается в триггер следующего, более младшего разряда.
Поскольку время задержки триггера превышает длительность фронта тактового импульса (импульса сдвига), то новое состояние предыдущего триггера не успевает переписаться в последующий.
Таким образом, регистр сдвига вправо заполняется в направлении от старшего разряда к младшему путём продвижения кодового слова с каждым тактовым импульсом от разряда к разряду.
Отсюда следует, что для записи n-разрядного слова требуется n тактов.
Типовая схема последоваетльно-параллельного регистра сдвига влево отличается от только что рассмотренной тем, что информационным входом является вход триггера младшего разряда.
В условном графическом изображении такого регистра стрелка направлена влево.
Заполняется регистр сдвига влево также поразрядно, но в направлении от младшего разряда к старшему.
Поэтому кодовое слово вводится, начиная с его старшего разряда.
В рассмотренных регистрах считывание можно выполнять как последовательно, так и параллельно.
В первом случае информацию считывают поразрядно с выхода триггера младшего разряда (сдвиг вправо) или старшего разряда (сдвиг влево).
Во втором случае – одновременно со всех выходов регистра в паузе между тактовыми импульсами.
Реверсивные регистры допускают сдвиг в обоих направлениях. Каждый разряд такого регистра дополняется логическим элементом, играющим роль переключателя:
V
1
& 1 D
T
Qi
Входы
V1
и V2
служат для выбора
Qi+1
направления
сдвига.
Qi-1
& C
При V1=1,
V2=0
нижние элементы И
V2
блокированы и регистр будет
работать в режи-
C ме сдвига вправо.
При V1=0, V2=1 блокированы верхние элементы И и регистр будет работать в режиме сдвига влево.
С
RG
В интегральном исполнении
выпускаются комбини-
DR
рованные и универсальные
регистры.
S1
Q0
Комбинированные
регистры
сочетают возмож-
S0
ности
параллельного регистра и одного из
типов ре-
D0
гистра
сдвига.
D1
Универсальные регистры обладают возможнос-
D7 Q7 тями параллельного и реверсивного регистров.
DL Один из вариантов условного графического изоб-
R ражения универсального регистра имеет вид:
Здесь обозначены: DR – информационный вход в режиме сдвига вправо;
DL - информационный вход в режиме сдвига влево;
S1,S0 - входы выбора режима работы регистра;
D0…D7 - информационные входы в режиме параллельной записи;
R – вход сброса регистра в нулевое состояние;
С – тактовый вход.
В маркировке микросхем комбинированных и универсальных регистров используются буквы ИР, например, К155ИР1.
Комбинированные и универсальные регистры позволяют реализовать различные типы сдвигов.
Наиболее часто используются циклический и логический сдвиг.