Практическая работа № 12

Тема: Изучение работы динамической памяти

1 Цель занятия:

• Изучить организацию оперативной памяти при увеличении разрядности модулей.

• Изучить процесс записи и считывания информации.

2 Оборудование и программное обеспечение

2.1 Компьютер IBM PC.

2.2 Операционная система Windows-XP и выше.

2.3 Программа Macromedia Flash MX 2004.

3 Теоретические сведения

Рассмотрим упрощенную структурную схему модуля основной памяти при его матричной организации.

Куб памяти содержит набор запоминающих элементов – ячейки памяти.

Ячейки памяти организованны в матрицы, состоящие из строк и столбцов. Полный адрес ячеек данных включает два компонента – адрес строки и адрес столбца. Адрес ячейки, поступающий в Регистр адреса, например, по 20 разрядным кодовым шинам адреса (КША), делится на две десятиразрядные части, поступающие на Регистр адреса X и Регистр адреса Y. Из этих регистров, коды полуадресов поступают в Дешифраторы Х и У, каждый из которых в соответствии с полученным адресом выбирает одну из 1024 шин (2¹⁰ = 1024). На пересечении горизонтальной и вертикальной шин будут находится выбираемые ячейки памяти. Таким образом, адресуется 10⁶ (1024² = 1048576) ячеек памяти.

Считываемая или записываемая информация, поступает в Регистр данных, который непосредственно связан с кодовой шиной данных (КШД). Управляющие сигналы, определяющие, какую операцию следует выполнить, поступают по кодовым шинам инструкций (КШИ).

Рисунок 1 Структурная схема модуля оперативной памяти

ОЗУ предназначено для хранения информации (программ и данных) непосредственно участвующих в вычислениях в текущий интервал времени. Основу ОЗУ составляют микросхемы динамической памяти (DRAM). Это большие интегральные схемы, содержащие матрицы полупроводниковых запоминающих элементов – конденсаторов. Наличие заряда в конденсаторе означает «1», отсутствие заряда «0».

Рисунок 2. Структурная схема микросхемы памяти

При поступлении на входы микросхемы памяти адреса ячейки производится одновременное чтение (запись) всех ячеек, находящихся по данному адресу, но в различных матрицах. В этом случае одновременно считывается, записывается сразу несколько бит информации. Например, если микросхема имеет 8 линий ввода/вывода (соответственно 8 матриц), то СРU может считывать (запи­сывать) информацию побайтно. Количество линий ввода/вывода определяет разрядность шины ввода/вывода микросхемы. Количество бит информации, которое хранится в ячейках каждой матри­цы, называется глубиной адресного пространства микро­схемы памяти.

Таким образом, общая емкость микросхемы памяти определяется произведением глубины адресного пространства на количество линий ввода/вывода (разрядов). Например, емкость микросхемы памяти, имеющей глубину ад­ресного пространства 1 Мбайт и 4 линии ввода/вывода (четырехразрядную шину ввода/вывода), составляет 1 Мбайт х 4 = 4 Мбайт. Такая микросхема обозначается 1x4, 1Мх4, хх4400 либо хх4401.