Практическое занятие 6 Построение модулей памяти микропроцессорных систем
Цель занятия: приобретение навыков построения модулей памяти ПЗУ и ОЗУ микропроцессорных систем .
1. Общие сведения
Пример.
Разработать модуль памяти для восьмиразрядного микропроцессора в стандарте MicroBus.
Карта памяти:
ПЗУ:0000h-8BFFh
ОЗУ:9000h-0C7FFh
Решение
Выясним объем памяти ПЗУ и ОЗУ.
Для ПЗУ: 8BFFh-0000h+1=8C00h=35840байт=35Кбайта
Для ОЗУ: 0C7FFh-9000h+1=3800h=14336байт=14Кбайта.
Так как микросхем памяти с таким объемом не существует, то модуль памяти должен состоять из нескольких микросхем ОЗУ и ПЗУ.
Из справочника выбираем микросхемы ПЗУ: К573РФ7 (объем 32Кб), К573РФ2 (2Кб), К573РФ21 (1Кб) и микросхемы ОЗУ: КР537РУ10 (2Кб), КР537РУ17 (8Кб).
Модуль ПЗУ объемом 35Кб можно построить из трех микросхем объемом 32Кб, 2Кб и 1Кб.
Модуль ОЗУ объемом 14Кб можно построить из четырех микросхем одна объемом 8кб и три объемом 2Кб.
Возможная карта распределения адресного пространства памяти:
-
0000H
ПЗУ1 32Кб
7FFFH
8000H
ПЗУ2 2Кб
87FFH
8800H
ПЗУ3 1Кб
8BFFH
8C00H
Окно
8FFFH
9000H
ОЗУ1 8Кб
0AFFFH
0B000H
ОЗУ2 2Кб
0B7FFH
0B800H
ОЗУ3 2Кб
0BFFFH
0C000H
ОЗУ4 2Кб
0C7FFH
0C8000H
Окно
0FFFFH
Для определения дешифратора микросхем памяти построим следующую таблицу:
-
15 -------------------- 0
ПЗУ1
0000H
0000 0000 0000 0000
7FFFH
0111 1111 1111 1111
ПЗУ2
8000H
1000 0000 0000 0000
87FFH
1000 0111 1111 1111
ПЗУ3
8800H
1000 1000 0000 0000
8BFFH
1000 1011 1111 1111
ОЗУ1
9000H
1001 0000 0000 0000
0AFFFH
1010 1111 1111 1111
ОЗУ2
0B000H
1011 0000 0000 0000
0B7FFH
1011 0111 1111 1111
ОЗУ3
0B800H
1011 1000 0000 0000
0BFFFH
1011 1111 1111 1111
ОЗУ4
0C000H
1010 0000 0000 0000
0C7FFH
1010 0111 1111 1111
Для дешифрации микросхемы памяти используются линии шины адреса, которые не использует микросхема памяти. Из таблицы видно, что для дешифрации ПЗУ1 необходима одна адресная линия А15, для дешифрации ПЗУ2- пять линий шины адреса (А15-А11), для ПЗУ3- шесть адресных линий и т.д.
Дешифратор можно строить на логических элементах, на микросхемах дешифраторов, на ПЗУ и на ПЛМ.
Так как в данном случае необходимо разное количество адресных входов для дешифрации микросхем памяти, то наиболее приемлемым является вариант реализации дешифратора на ПЗУ.
Наибольшее количество адресных линий, необходимых для дешифрации, равно 6 (для ПЗУ3). Дешифратор должен выдавать сигнал разрешения работы (CS) на семь микросхем (три ПЗУ и 4 ОЗУ). Из справочника выберем микросхему К556РТ5 объемом 512*8бит.
Рис. 6.1. Структурная схема блока памяти
Примечание: На структурной схеме не показана шина управления и условно показано подсоединение шин адреса и данных к микросхемам памяти.
При выборе ПЗУ1 с выхода ПЗУ- дешифратора должно поступать число 0FEh (ноль в нулевом бите разрешает работу ПЗУ1, а единицы в остальных битах запрещают работу всех остальных микросхем памяти). На адресные линии ПЗУ- дешифратора при выборе ПЗУ1 поступает адрес с 0 (при обращении к нулевому адресу ПЗУ1) до 1Fh (при обращении к адресу 7FFFh ПЗУ1). Таким образом, в ПЗУ-дешифраторе с адреса 0 до 1Fh должно содержаться число 0FEh. Аналогично определяются значения для остальных ячеек ПЗУ-дешифратора.
Дамп прошивки микросхемы представлен ниже: