Методические указания
4.1 При уяснении назначения функциональных узлов субблока пользуйтесь функциональной схемой рис.2, и схемой, приведенной на лицевой его панели, а также принципиальной схемой рис.4 (см. ниже). Сопоставьте эти схемы и уясните их различие. Определяя назначение D-триггеров, учтите наличие дребезга контактов у кнопок SB1 и SB2. Особое внимание обратите на различие в УГО одних и тех же элементов на принципиальной и функциональной схемах.
4.2 В потактовом режиме комбинация адресных сигналов сохраняется сколь угодно долго (до момента нажатия кнопки ПУСК). Так как частота генератора Г2 составляет 2 кГц, то счетчик D3 меняет своё состояние с задержкой относительно момента нажатия кнопки максимум на один период следования импульсов этого генератора. Проконтролируйте работу счётчика и декодера по светодиодам. Убедитесь, что цикл работы составляет 8 тактов и что сигнал УЧТ 0 (нажатие кнопки SB2) переводит счётчик в нулевое состояние из любого другого, и этот сигнал обладает приоритетом. Исследование этого ключ SA1 следует перевести в положение «АВТ». Постройте временные диаграммы работы субблока в автономном режиме. На диаграммах необходимо показать сигналы на выходах: генератора; 1,2 и 4 счётчика D3; инвертора D4 и на всех выходах дешифратора D5.
Рис.2. Функциональная схема субблока ДЕШИФРАТОР
Рис.3. принципиальная схема генератора Г1 (а), УГО микросхемы К155ИД4 (б)
Частота импульсов генератора Г1 2Гц, скважность импульсов можно принять равной 2. Поскольку цикл работы счётчика составляет восемь тактов, то на диаграммах следует отобразить работу субблока не менее чем в девяти тактах.
Обратите внимание, удержание кнопки УСТ.0 в нажатом состоянии сохраняет состояние 000 счётчика на этот же интервал времени. Объясните почему в это время светодиод VH4 на нулевом выходе декодера «мигает».
4.3. Составить логическое описание полного декодера и в этом числе содержащей полный декодер микросхемы можно по её условному графическому обозначению (см. рис.3,б). Руководствуйтесь при этом выше рассмотренными примерами, а также знанием ГОСТ 2.743-91. В отчёте достаточно привести обобщенную форму записи выходных функций Yi и Zi. Аналитические выражения этих функций можно также получить по функциональной схеме микросхемы К155ИД4, взятой из справочника. Кроме того, функциональную схему можно получить по логическим выражениям выходных функций полного декодера, представленным в явной форме. Так, например, из системы (1) следует, что функциональная схема полного декодера рис.1, а будет состоять из: восьми логических элементов 4И, причём один вход у них общий (под сигнал s); как минимум трёх элементов НЕ для получения инверсий адресных сигналов и одного элемента НЕ для инвертирования стробирующего сигнала. Аналогично… переходя от обобщенной формы (3) к функциям в явной форме, можно придти к выводу, что функциональная схема ИМС К155ИД3 будет содержать 16 элементов 5И-НЕ, четыре элемента НЕ и элемент, эквивалентный схеме 2ИЛИ-НЕ. Рекомендуется вначале построить функциональную схему по логическим выражениям, а затем обратиться к справочнику и сопоставить приведённую там схему с полученной схемой в результате теоретического анализа. Объясните их различие.
4.4 Чтобы построить функциональную схему, реализующую одну из функций табл.1, постройте карту Карно заданной функции. Придайте её аргументам весовые коэффициентам в соответствии с весовыми коэффициентами адресных переменных декодера и выберите способ реализации функции (по единицам либо по нулям). Так как с серии ИМС К155 отсутствуют полные декодеры с прямыми выходами, то руководствуйтесь соотношением (5). Определите номера конституент, по которым функция будет реализована, и, в то же самое время, это будут номера объединяемых выходов декодера. Объединяющими могут быть элементы И-НЕ либо элементы И. В последнем случае функция будет реализована по нулям (по условиям ложности).
Для поиска номеров конституент логических функций, а также номеров выходов DC, проще всего воспользоваться так называемыми маскирующими матрицами полного декодера. Маскирующая матрица вычерчивается в форме карты Карно для булевых функций, аргументами которых являются адресные переменные декодера. Только в клетки матрицы ставятся не значения функции, а номера выходов декодера, которые будут активизированы при рассматриваемой комбинации адресных переменных. Так на рис. 5 приведены маскирующие матрицы полных декодеров третьего и четвертого порядков. При построении матриц учтены весовые коэффициенты адресных переменных и зафиксирован порядок разметки ими областей единичных значений аргументов.
Используя эти матрицы, как трафарет, и наложив их на матрицу реализуемой функции, легко определить номера объединяемых выходов декодера и порядок подачи соответствующих аргументам функции сигналов на его адресные входы. Следует заметить, микросхема К155ИД4 представляет собой сдвоенный полный декодер второго порядка и для реализации функций трёх аргументов на основе этой ИМС потребуется включить её как декодер третьего порядка. Определить это можно по логическим выражениям, описывающим эту микросхему. Построив функциональную схему, предъявите её для проверки преподавателю.
Рис.5. Маскирующие матрицы полных декодеров 3- и 4-го порядков
4.5. Заключительные выводы по лабораторной работе должны относиться к способам применения полных декодеров в цифровых системах, к методу реализации произвольных логических функций на основе полных декодеров и методу построения полных декодеров требуемого порядка из стандартных ИМС. Что касается последнего, то примите во внимание возможность «каскадного включения» стандартных декодеров по стробирующим входам для «наращивания разрядности» адресного слова. Метод каскадного включения предполагает возможность подачи выходных сигналов одних декодеров на стробирующие входы других. Сформулируйте правила построения и требования к декодерам, входящим в различные ступени декодирования.