
- •1. Математические и логические основы вычислительной техники
- •1.1. Основные сведения об электронно-вычислительной технике
- •1.1.1. Классификация эвм
- •1.1.2.Основные характеристики эвм
- •1.2. Виды информации и способы представления ее в эвм
- •1.2.1.Сигналы импульсных и цифровых устройств
- •1.2.2.Системы счисления
- •1.2.3. Правила двоичной арифметики
- •1.2.4. Основные логические операции
- •Операция импликация
- •Операция запрет
- •1.2.5.Законы алгебры логики
- •1.2.6. Основной базис алгебры логики
- •1.2.7. Нормальные и совершенные нормальные формы логических функций
- •1.2.8. Минимизация логических функций методом Квайна
- •1.2.9.Синтез логических устройств в базисах «или-не», «и-не»
- •Некоторые особенности построения схем логических устройств
- •1.2.10. Минимизация логических функций методом карт Вейча
- •1.3. Логические элементы эвт
- •1.3.1. Классификация и система обозначений цифровых микросхем
- •1.3.2. Условные графические обозначения цифровых микросхем
- •1.3.3. Параметры логических элементов
- •1.3.4. Базовые логические элементы
- •Базовый ттл-элемент и—не
- •Базовый эсл-элемент или/или—не
- •Базовый кмоп-элемент или—не
- •Сравнительная оценка базовых логических элементов
- •2.Типовые узлы и элементы вычислительной техники
- •2.1. Типовые комбинационные цифровые устройства
- •2.1.1. Шифратор (кодер)
- •2.1.2. Дешифратор (декодер)
- •Расширение разрядности дешифратора
- •2.1.3. Мультиплексор
- •Расширение разрядности мультиплексора
- •2.1.4. Демультиплексор
- •Расширение разрядности демультиплексора
- •2.1.5. Сумматор
- •Многоразрядные двоичные сумматоры
- •Программируемая логическая матрица
- •2.2. Последовательностные цифровые устройства
- •2.2.1. Интегральные триггеры
- •Асинхронный rs триггер с инверсными входами.
- •Синхронный rs – триггер.
- •Микросхема к555тр2
- •Микросхема к155тв9
- •Микросхема к155тм 2
- •2.2.2. Регистры Общие сведения
- •Параллельно-последовательный регистр
- •2.2.3. Счетчики
- •Микросхема к155ие7
- •2.2.4. Полупроводниковые запоминающие устройства
- •Условные обозначения ис зу
- •Оперативное запоминающее устройство
- •Принцип наращивания емкости памяти
- •Постоянные запоминающие устройства
- •Перепрограммируемые постоянные запоминающие устройства
- •2.2.5. Аналого-цифровое преобразование информации Принцип аналого-цифрового преобразования информации
- •Цап с резисторной матрацей r—2r
- •Аналого-цифровой преобразователь последовательного счета
- •Времяимпульсный аналого-цифровой преобразователь
- •Параметры аналого-цифрового и цифроаналогового преобразователей
Принцип наращивания емкости памяти
Микросхемы ОЗУ допускают наращивание емкости памяти наращиванием разрядности (и, следовательно, разрядности хранимых слов) и наращиванием числа ячеек (и, значит, числа слов, которые можно хранить в памяти). Таким образом, используя соответствующее число микросхем в определенном их соединении, можно строить память с требуемой организацией.
Рассмотрим схему наращивания разрядности ячеек (рисунок 2.2.4.2.)
Рисунок 2.2.4.2.
На все микросхемы подается один и тот же адрес. При чтении каждой микросхемой выдаётся определенный разряд считываемого слова. При записи входное слово поразрядно заносится в ЭП отдельных микросхем. Таким образом, если микросхемы имеют организацию N*1 (N одноразрядных ячеек), то для блока памяти с организацией
N * n (N ячеек с разрядностью каждой n) потребуется n микросхем.
Рассмтрим схему наращивания числа ячеек и их разрядности (рисунок 2.2.4.3.)
Рисунок 2.2.4.3.
Блок памяти состоит из микросхем, образующих отдельные линейки (ряды), каждая из которых строится по схеме наращивания разрядности. Разряды адреса блока памяти в этом случае делятся на две группы А1 и А2. Группа разрядов А2 определят номер линейки, группа разрядов А1 – номер ячейки в выбранной линейке.
Выбор линейки осуществляется с помощью дешифратора, на вход которого подается А2, а каждый из выходов подключен к входу ВК определенной линейки. Таким образом, в зависимости от кодовой комбинации, содержащейся в А2, на соответствующем выходе дешифратора появляется уровень лог.0, который обеспечивает выбор определенной линейки микросхем. На входы ВК остальных линеек с выходов дешифратора поступает уровень лог.1, и микросхемы этих линеек устанавливаются в режим хранения, в котором они не реагируют на адресную группу А1.
На рисунке 2.2.4.4. приведена схема ЗУ, обеспечивающая расширение разрядности ячеек в 2 раза, увеличенме количества ячеек в 3 раза.
Рисунок 2.2.4.4.
Постоянные запоминающие устройства
По способу занесения информации ПЗУ делятся на два вида: ПЗУ, программируемые маской на предприятии-изготовителе, и ПЗУ, программируемые пользователем.
В первые информация заносится в процессе изготовления микросхем с помощью соответствующего фотошаблона. Очевидно, такой способ записи пригоден в тех случаях, когда производится выпуск крупной партии ПЗУ с одной и той же записанной в них информацией.
В ПЗУ, программируемых пользователем, запись информации производится непосредственно пользователем с помощью специальных устройств, называемых программаторами. Программатор выдает в микросхему соответствующие напряжения для записи информации, набираемой на клавиатуре. Этими напряжениями осуществляется прожигание плавких перемычек в элементах памяти (рисунок 2.2.4.5.)
Рисунок 2.2.4.5.
Пусть, например, ПЗУ имеет
емкость М=
бит, разбивающихся N=
слов по
=4
разрядов в каждом слове. Накопитель
будет содержать
элементов памяти, расположенных вдоль
=32
строк и
=32
столбцов. При обращении должен указываться
адрес слова, этот адрес в рассматриваемом
примере будет содержать восемь разрядов,
разбивающихся на две группы разрядов
А2
и А1:
пятиразрядную группу А1
и трехразрядную группу А2.
Группа А1
подается на дешифратор
1, который выбирает одну из
=32
строк накопителя. Содержимое строки
состоит из 32 бит или восьми 4-разрядных
слов. Номер слова в строке задается
группой А2.
Дешифратор 2 преобразует
эту адресную группу в сигнал на одном
из восьми своих выходов. По этому сигналу
в селекторе из содержимого строки
выделяется требуемое слово, которое
передается через буфер ввода-вывода на
выход микросхемы.