
- •1. Математические и логические основы вычислительной техники
- •1.1. Основные сведения об электронно-вычислительной технике
- •1.1.1. Классификация эвм
- •1.1.2.Основные характеристики эвм
- •1.2. Виды информации и способы представления ее в эвм
- •1.2.1.Сигналы импульсных и цифровых устройств
- •1.2.2.Системы счисления
- •1.2.3. Правила двоичной арифметики
- •1.2.4. Основные логические операции
- •Операция импликация
- •Операция запрет
- •1.2.5.Законы алгебры логики
- •1.2.6. Основной базис алгебры логики
- •1.2.7. Нормальные и совершенные нормальные формы логических функций
- •1.2.8. Минимизация логических функций методом Квайна
- •1.2.9.Синтез логических устройств в базисах «или-не», «и-не»
- •Некоторые особенности построения схем логических устройств
- •1.2.10. Минимизация логических функций методом карт Вейча
- •1.3. Логические элементы эвт
- •1.3.1. Классификация и система обозначений цифровых микросхем
- •1.3.2. Условные графические обозначения цифровых микросхем
- •1.3.3. Параметры логических элементов
- •1.3.4. Базовые логические элементы
- •Базовый ттл-элемент и—не
- •Базовый эсл-элемент или/или—не
- •Базовый кмоп-элемент или—не
- •Сравнительная оценка базовых логических элементов
- •2.Типовые узлы и элементы вычислительной техники
- •2.1. Типовые комбинационные цифровые устройства
- •2.1.1. Шифратор (кодер)
- •2.1.2. Дешифратор (декодер)
- •Расширение разрядности дешифратора
- •2.1.3. Мультиплексор
- •Расширение разрядности мультиплексора
- •2.1.4. Демультиплексор
- •Расширение разрядности демультиплексора
- •2.1.5. Сумматор
- •Многоразрядные двоичные сумматоры
- •Программируемая логическая матрица
- •2.2. Последовательностные цифровые устройства
- •2.2.1. Интегральные триггеры
- •Асинхронный rs триггер с инверсными входами.
- •Синхронный rs – триггер.
- •Микросхема к555тр2
- •Микросхема к155тв9
- •Микросхема к155тм 2
- •2.2.2. Регистры Общие сведения
- •Параллельно-последовательный регистр
- •2.2.3. Счетчики
- •Микросхема к155ие7
- •2.2.4. Полупроводниковые запоминающие устройства
- •Условные обозначения ис зу
- •Оперативное запоминающее устройство
- •Принцип наращивания емкости памяти
- •Постоянные запоминающие устройства
- •Перепрограммируемые постоянные запоминающие устройства
- •2.2.5. Аналого-цифровое преобразование информации Принцип аналого-цифрового преобразования информации
- •Цап с резисторной матрацей r—2r
- •Аналого-цифровой преобразователь последовательного счета
- •Времяимпульсный аналого-цифровой преобразователь
- •Параметры аналого-цифрового и цифроаналогового преобразователей
Условные обозначения ис зу
Условные графические обозначения микросхем запоминающих устройств выполняются в виде прямоугольников: в дополнительных полях записываются наименования входов (слева) и выходов (справа), в основном поле записывается выполняемая функция (*):
RAM – оперативное запоминающее устройство (ОЗУ)
ROM - постоянное запоминающее устройство (ПЗУ
PROM - перепрограммируемое запоминающее устройство (ППЗУ)
EPROM - перепрограммируемое запоминающее устройство (ППЗУ) с электрической записью информации стиранием ее ультрафиолетовым светом
EEPROM – перепрограммируемое запоминающее устройство (ППЗУ) с электрической перезаписью информации
Наименование выводов:
DI- информационный вход
DO – информационный выход
DIO – информационный вход / выход
А - адресный вход
CS – вход выбора микросхемы (кристалла)
- вход чтение /запись
Свойства выводов указываются в дополнительном поле (**)
|
Выходы с тремя состояниями: кроме состояний «лог. 0» и «лог 1» на выходе могут иметь «z» состояние с большим выходным сопротивлением. |
|
Выходы с открытым эмиттером. Для формирования выходного перепада напряжения к такому выходу необходимо подключить внешний нагрузочный резистор, второй вывод которого соединить с « - » источника питания |
|
Выходы с открытым коллектором. Для формирования выходного перепада напряжения к такому выходу необходимо подключить внешний нагрузочный резистор, второй вывод которого соединить с «+» источника питания |
Оперативное запоминающее устройство
На рисунке 2.2.4.1. приведена типичная структура микросхемы ОЗУ.
Рисунок 2.2.4.1
Информация хранится в накопителе. Он представляет собой матрицу, составленную из элементов памяти (ЭП), расположенных вдоль строк и столбцов. Элемент памяти может хранить 1 бит информации (лог.0 либо лог.1). Кроме того, он снабжён управляющими цепями для установки элемента в любой из трёх режимов: режим хранения, в котором он отключается от входа и выхода микросхеме, режиме чтения, в котором содержащаяся в ЭП информация выдаётся на выход микросхемы, режиме записи, в котором в ЭП записывается новая поступающая со входа микросхемы информация.
Каждому ЭП приписан номер,
называемый адресом
элемента. Для поиска требуемого ЭП
указывается строка и столбец,
соответствующие положению ЭП в накопителе.
Адрес ЭП в виде двоичного числа принимается
по ширине адреса в регистр адреса. Число
разрядов адреса связано с ёмкостью
накопителя. Число строк и число столбцов
накопителя выбираются равными целой
степени двух. И если число строк Nстр=
и число столбцов
Nст=
,
то общее число ЭП (емкость накопителя)
N=Nстр*Nст=
*
=
=
где n=n1+n2 – число разрядов адреса, принимаемого в регистр адреса.
Например, при емкости N=210=1024 число разрядов адреса n=10; при этом выбирается n1=n2=n/2=5, в этом случае число строк и число столбцов накопителя = =32.
Разряды регистров адреса делятся на две группы: одна группа из n1 разрядов определяет двоичный номер строки, в которой в накопителе расположен ЭП, другая группа из n2 разрядов – двоичный номер столбца, в котором расположен выбираемый ЭП. Каждая группа разрядов адреса подается на соответствующий дешифратор: дешифратор строк и дешифратор столбцов. При этом каждый из дешифраторов создает на одной из своих выходных цепей уровень лог.1 (на остальных выходах дешифратора устанавливается уровень лог.0), выбранный ЭП оказывается под воздействием уровня лог.1 одновременно по цепям строки и столбца. При чтении содержимое ЭП выдаётся на усилитель чтения и с него – на выходной триггер (Т) и выход микросхемы. Режим записи устанавливается подачей сигнала на вход разрешения записи (РЗ). При уровне лог.0 на входе РЗ открывается усилитель записи и бит информации со входа данных поступает в выбранный ЭП и запоминается в нем.
Указанные процессы происходят в том случае, если на входе выбора кристалла (ВК) действует активный уровень лог.0.При уровне лог.1 на этом входе на всех выходах дешифратора устанавливается уровень лог.0 и ЗУ оказывается в режиме хранения.