
- •1. Математические и логические основы вычислительной техники
- •1.1. Основные сведения об электронно-вычислительной технике
- •1.1.1. Классификация эвм
- •1.1.2.Основные характеристики эвм
- •1.2. Виды информации и способы представления ее в эвм
- •1.2.1.Сигналы импульсных и цифровых устройств
- •1.2.2.Системы счисления
- •1.2.3. Правила двоичной арифметики
- •1.2.4. Основные логические операции
- •Операция импликация
- •Операция запрет
- •1.2.5.Законы алгебры логики
- •1.2.6. Основной базис алгебры логики
- •1.2.7. Нормальные и совершенные нормальные формы логических функций
- •1.2.8. Минимизация логических функций методом Квайна
- •1.2.9.Синтез логических устройств в базисах «или-не», «и-не»
- •Некоторые особенности построения схем логических устройств
- •1.2.10. Минимизация логических функций методом карт Вейча
- •1.3. Логические элементы эвт
- •1.3.1. Классификация и система обозначений цифровых микросхем
- •1.3.2. Условные графические обозначения цифровых микросхем
- •1.3.3. Параметры логических элементов
- •1.3.4. Базовые логические элементы
- •Базовый ттл-элемент и—не
- •Базовый эсл-элемент или/или—не
- •Базовый кмоп-элемент или—не
- •Сравнительная оценка базовых логических элементов
- •2.Типовые узлы и элементы вычислительной техники
- •2.1. Типовые комбинационные цифровые устройства
- •2.1.1. Шифратор (кодер)
- •2.1.2. Дешифратор (декодер)
- •Расширение разрядности дешифратора
- •2.1.3. Мультиплексор
- •Расширение разрядности мультиплексора
- •2.1.4. Демультиплексор
- •Расширение разрядности демультиплексора
- •2.1.5. Сумматор
- •Многоразрядные двоичные сумматоры
- •Программируемая логическая матрица
- •2.2. Последовательностные цифровые устройства
- •2.2.1. Интегральные триггеры
- •Асинхронный rs триггер с инверсными входами.
- •Синхронный rs – триггер.
- •Микросхема к555тр2
- •Микросхема к155тв9
- •Микросхема к155тм 2
- •2.2.2. Регистры Общие сведения
- •Параллельно-последовательный регистр
- •2.2.3. Счетчики
- •Микросхема к155ие7
- •2.2.4. Полупроводниковые запоминающие устройства
- •Условные обозначения ис зу
- •Оперативное запоминающее устройство
- •Принцип наращивания емкости памяти
- •Постоянные запоминающие устройства
- •Перепрограммируемые постоянные запоминающие устройства
- •2.2.5. Аналого-цифровое преобразование информации Принцип аналого-цифрового преобразования информации
- •Цап с резисторной матрацей r—2r
- •Аналого-цифровой преобразователь последовательного счета
- •Времяимпульсный аналого-цифровой преобразователь
- •Параметры аналого-цифрового и цифроаналогового преобразователей
Параллельно-последовательный регистр
Параллельно-последовательные регистры используются, в частности, для преобразования параллельной формы кода в последовательную и наоборот. Для решения первой задачи регистр, выполненный по схеме рисунок 2.2.2.3., должен иметь триггеры с нетактируемыми входами S и R для записи слова в параллельном коде. С подачей импульсов сдвига этот код разряд за разрядом будет появляться на выходе триггера младшего разряда. При решении второй задачи число вводится в регистр последовательно разряд за разрядом, которые затем снимаются одновременно с выходов всех триггеров.
Если выходы последнего триггера (см. рисунок 2.2.2.3) соединить с входами первого, то получится кольцевой регистр сдвига. Записанная в его разряды информация под воздействием сдвигающих импульсов будет циркулировать по замкнутому кольцу. Кольцевой регистр иначе называют кольцевым счетчиком. Его коэффициент пересчета равен числу разрядов п: единица, записанная в один из разрядов, периодически появляется в нем после того, как пройдут n сдвигающих импульсов.
Рассмотрим еще одно применение регистра. Пусть в регистр (см., например, рисунок 2.2.2.3) записано число так, что его крайние разряды свободны от разрядов числа. При этом сдвиг числа влево (в сторону старших разрядов) увеличивает число вдвое, а сдвиг вправо уменьшает число в два раза. Это легко проследить на примере. Число 00111002 = 2810. При сдвиге влево оно будет равно 01110002=5610, а при сдвиге вправо составит 00011102 =1410.
Промышленность выпускает много типов регистров в интегральном исполнении. На рисунке 2.2.2.5. приведено условное изображение 4-разрядного параллельно-последовательного регистра со сдвигом вправо. Выбор режима (последовательный или параллельный ввод числа) определяется сигналом на входе V2: при лог. 0 регистр работает как сдвигающий, а при лог. 1 — как параллельный. Через вход V1 в первый разряд регистра последовательно вводятся разряды двоичного числа. Синхроимпульсы, поступающие на вход С1 обеспечивают их сдвиг. По входам D1 – D4 в регистр может быть занесено двоичное число в параллельной форме всеми разрядами одновременно. Его запись происходит с поступлением синхроимпульса на вход С2.
Рисунок 2.2.2.5.
В условных обозначениях регистров со сдвигом влево стрелка обращена в сторону, противоположную изображенной на рисунке 2.2.2.5., а в реверсивных сдвигающих регистрах она показывается двунаправленной.
На рисунке 2.2.2.6. показано наращивание разрядов последовательно-параллельного регистра (с последовательным вводом и параллельным выводом числа). По каждому импульсу на входе С разряды вводимого слова со входа D вдвигаются в регистр. С выхода последнего разряда (Q4) предыдущего регистра разряд снова поступает на вход D последующего регистра, составляющих как бы непрерывную цепочку последовательно включенных триггеров.
Рисунок 2.2.2.6.
Схема четырехразрядного последовательного сдвигающего регистра (рисунок 2.2.2.7.)
Рисунок 2.2.2.7.
Регистр состоит из D-триггеров, которые служат для запоминания отдельных разрядов числа, и логических элементов, которые организуют различные режимы работы. Объединенные входы R образуют цепь сброса. На объединенные входы С поступают сдвигающие импульсы. RS – триггер служит для выбора направления сдвига.
Если SA 1 в положении 1, то RS – триггер в нулевом состоянии, и в схеме выполняется сдвиг вправо.
Если SA 1 в положении 2, то RS – триггер в единичном состоянии, и в схеме выполняется сдвиг влево. Прямой выход RS – триггера соединяется со всеми верхними элементами «и» схем «2и-или-не» Инверсный вход RS – триггера соединяется со всеми нижними элементами «и» схем «2и-или-не».
Цепь сдвига вправо образуется при соединении инверсных выходов D – триггеров с нижними элементами «и» схем «2и-или-не». Цепь ОС при сдвиге вправо показана штриховой линией и замыкается переключателем SA2.
Цепь сдвига влево образуется при соединении инверсных выходов D – триггеров с верхними элементами «и» схем «2и-или-не». Цепь ОС при сдвиге влево показана штриховой линией и замыкается переключателем SA3.
Выходы схем «2и-или-не» соединены с входами D.
Для определения, в какое состояние перейдет регистр после подачи сдвигающего импульса необходимо:
1.Исходное состояние регистра показать на прямых и инверсных выходах D – триггеров.
2.Задать направление сдвига с помощью RS – триггера.
3.Указать логические уровни на всех входах схем «2и-или – не». Если цепь ОС разомкнута, то на соответствующий вход схемы «2и-или-не» действует лог «1».
4.Определить логические уровни на выходах схем «2и-или-не».
5.При подачи сдвигающего импульса D-триггеры устанавливаются в состояния, соответствующее логическим уровням, действующим на входах D.
Микросхема К155ИР11
Представляет собой четырех разрядный сдвиговый регистр. Назначение выводов: D0 – D3 – информационные входы, Q0 – Q3 – информационные выходы, S0, S1 – входы выбора режима, R – инверсный вход сброса, С – синхронизирующий вход, на него подается сдвигающие импульсы. DSR – вход последовательной загрузки при сдвиге вправо, DSL – вход последовательной загрузки при сдвиге влево (рисунок 2.2.2.8.)
Рисунок 2.2.2.8.
При S0=0, S1=0 – режим хранения.
При S0=1, S1=1 – режим параллельной загрузки. При подачи на вход С импульса информация со входов D0 – D3 загружается в регистр и появляется на выходах Q0 – Q3.
При S0=1, S1=0 – сдвиг вправо. Информация смещается от Q0 к Q3. При этом Q3, выдвигаясь из регистра, теряется, а на освободившемся место в Q0 записывается то, что действует на входе DSR.
При S0=0, S1=1 – сдвиг влево. Информация смещается от Q3 к Q0. При этом Q0, выдвигаясь из регистра, теряется, а на освободившееся место в Q3 записывается то, что действует на входе DSL.