2.Типовые узлы и элементы вычислительной техники
2.1. Типовые комбинационные цифровые устройства
2.1.1. Шифратор (кодер)
Служит для преобразования десятичного числа в двоичный код. Шифратор имеет входы У, пронумерованные в десятичной системе счисления и выходы Х, соответствующие отдельным разрядам двоичного числа. Чтобы преобразовать десятичное число в двоичное, необходимо активный логический уровень («0» или «1») подать на вход, номер которого в десятичной форме соответствует преобразуемому числу. При этом на выходах Х формируется соответствующий двоичный код (таблица 2.1.1.1.). Функциональное обозначение шифратора приведено на рисунке 2.1.1.1
Входы |
Выходы |
|||
у |
Х8 |
Х4 |
Х2 |
Х1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
2 |
0 |
0 |
1 |
0 |
3 |
0 |
0 |
1 |
1 |
4 |
0 |
1 |
0 |
0 |
5 |
0 |
1 |
0 |
1 |
6 |
0 |
1 |
1 |
0 |
7 |
0 |
1 |
1 |
1 |
8 |
1 |
0 |
0 |
0 |
9 |
1 |
0 |
0 |
1 |
Таблица 2.1.1.1.
Запишем логические выражения для выходов Х.
Х1=У1 v Y3 v Y5 v Y7 v Y9
Х2=У2 v Y3 v Y6 v Y7
Х4=У4 v Y5 v Y6 v Y7
Х8=У8 v Y9
В соответствии с полученными выражениями построим схему шифратора (рисунок 2.1.1.1.)
Рисунок 2.1.1.1.
2.1.2. Дешифратор (декодер)
Выполняет обратную шифратору функцию, т.е. преобразует двоичный код в десятичное число. Дешифратор имеет входы Х, соответствующие отдельным разрядам двоичного числа и выходы У, пронумерованные в десятичной системе счисления. Чтобы двоичное число преобразовать в десятичное, необходимо разряды двоичного числа подать на соответствующе входы Х. При этом активный логический уровень («0» или «1») формируется на одном из выходов, номер которого в десятичной форме соответствует преобразуемому коду ((таблица 2.1.2.1.)
Таблица 2.12.1.
|
Логические выражения для выходов У
|
В соответствии с логическими выражениями построим схему дешифратора (рисунок 2.1.2.1.)
Рисунок 2.1.2.1.
Расширение разрядности дешифратора
Расширение разрядности дешифраторов иллюстрирует рисунок 2.1.2.2. Левый (по схеме) дешифратор постоянно активизирован (выбран) лог. 1 на входе V. Кодами на его адресных входах может быть активизирован любой из дешифраторов DC0—DC15. Выбор одного из выходов 0—15 каждого из них определяется кодом на объединенных входах 1, 2, 4, 8. Таким образом, любой из 256 (28) выходов может быть активизирован 8-разрядным кодом, четыре разряда которого выбирают номер дешифратора, а четыре — номер его выхода.
От числа адресных входов ведущего дешифратора зависит количество ведомых дешифраторов (определите эту зависимость!), а число адресных входов ведомых дешифраторов должно соответствовать числу адресуемых устройств.
Рисунок 2.1.2.2.