
- •1. Математические и логические основы вычислительной техники
- •1.1. Основные сведения об электронно-вычислительной технике
- •1.1.1. Классификация эвм
- •1.1.2.Основные характеристики эвм
- •1.2. Виды информации и способы представления ее в эвм
- •1.2.1.Сигналы импульсных и цифровых устройств
- •1.2.2.Системы счисления
- •1.2.3. Правила двоичной арифметики
- •1.2.4. Основные логические операции
- •Операция импликация
- •Операция запрет
- •1.2.5.Законы алгебры логики
- •1.2.6. Основной базис алгебры логики
- •1.2.7. Нормальные и совершенные нормальные формы логических функций
- •1.2.8. Минимизация логических функций методом Квайна
- •1.2.9.Синтез логических устройств в базисах «или-не», «и-не»
- •Некоторые особенности построения схем логических устройств
- •1.2.10. Минимизация логических функций методом карт Вейча
- •1.3. Логические элементы эвт
- •1.3.1. Классификация и система обозначений цифровых микросхем
- •1.3.2. Условные графические обозначения цифровых микросхем
- •1.3.3. Параметры логических элементов
- •1.3.4. Базовые логические элементы
- •Базовый ттл-элемент и—не
- •Базовый эсл-элемент или/или—не
- •Базовый кмоп-элемент или—не
- •Сравнительная оценка базовых логических элементов
- •2.Типовые узлы и элементы вычислительной техники
- •2.1. Типовые комбинационные цифровые устройства
- •2.1.1. Шифратор (кодер)
- •2.1.2. Дешифратор (декодер)
- •Расширение разрядности дешифратора
- •2.1.3. Мультиплексор
- •Расширение разрядности мультиплексора
- •2.1.4. Демультиплексор
- •Расширение разрядности демультиплексора
- •2.1.5. Сумматор
- •Многоразрядные двоичные сумматоры
- •Программируемая логическая матрица
- •2.2. Последовательностные цифровые устройства
- •2.2.1. Интегральные триггеры
- •Асинхронный rs триггер с инверсными входами.
- •Синхронный rs – триггер.
- •Микросхема к555тр2
- •Микросхема к155тв9
- •Микросхема к155тм 2
- •2.2.2. Регистры Общие сведения
- •Параллельно-последовательный регистр
- •2.2.3. Счетчики
- •Микросхема к155ие7
- •2.2.4. Полупроводниковые запоминающие устройства
- •Условные обозначения ис зу
- •Оперативное запоминающее устройство
- •Принцип наращивания емкости памяти
- •Постоянные запоминающие устройства
- •Перепрограммируемые постоянные запоминающие устройства
- •2.2.5. Аналого-цифровое преобразование информации Принцип аналого-цифрового преобразования информации
- •Цап с резисторной матрацей r—2r
- •Аналого-цифровой преобразователь последовательного счета
- •Времяимпульсный аналого-цифровой преобразователь
- •Параметры аналого-цифрового и цифроаналогового преобразователей
1.2.10. Минимизация логических функций методом карт Вейча
Карта Вейча – это определенным образом заполненная таблица истинности логической функции.
В клетки карты Вейча записывают значения функции. Положение клетки определяется набором аргументов.
Фигурные скобки показывают части карты, где аргументы X1, X2, X3, X4 равны «лог.1» или «лог. 0».
Необходимо учесть,
что X1,
X2,
X3,
X4
= 1, а
.
Например: f
(1, 1, 1,
1) = 0, f
(0, 1, 0,
1) = 1 (рисунок 1.2.10.1)
Рисунок 1.2.10.1
Процесс минимизации осуществляется в 3 этапа:
1) Заполнить карту Вейча в соответствии с функцией заданной таблицей. Пусть «0» и «1» в карте Вейча расположились так, как показано на рисунке 1.2.10.2.
Рисунок 1.2.10.2.
2) Чтобы получить МНДНФ необходимо: единицы объединить в области вдоль строк и вдоль столбцов, так чтобы в область входило 2n клеток, при этом стремятся, чтобы количество областей было минимальным, а количество клеток, входящих в область было максимальным. Допускается пересечение областей, клетки, находящиеся на краях карты Вейча, можно объединять в области, сворачивая карту в цилиндр.
3) Для каждой области записать выражение в МДНФ, в которое входят аргументы, не меняющие внутри области свое значение с инверсного на не инверсное (рисунок 1.2.10.3.)
Рисунок 1.2.10..3.
МДНФ
Чтобы получить МКНФ необходимо по такому же правилу в области объединить 0, но при записи аргументов их дополнительно инвертировать (рисунок 1.2.10.4.)
Рисунок 1.2.10.4.
МКНФ
1.3. Логические элементы эвт
1.3.1. Классификация и система обозначений цифровых микросхем
Цифровые микросхемы предназначены для преобразования и обработки сигналов, изменяющихся по законам дискретной функции. Они применяются для построения ЦВМ, а также цифровых узлов измерительных приборов, аппаратуры автоматического управления, связи и т. д.
По конструктивно-технологическому исполнению все цифровые ИС делятся на группы. По характеру выполняемых функций в аппаратуре ИС подразделяются на подгруппы (например, логические элементы, триггеры и т.д.) и виды внутри подгрупп (например, триггеры с задержкой, триггеры универсальные и т.д.). Разделение цифровых ИС на подгруппы и виды по функциональному назначению приведены в таблице 1.3.1.1.
Таблица 1.3.1.1. Подгруппы и виды ЦИС
Подгруппа и вид ИС |
Обозначение |
1 |
2 |
Схемы арифметических и дискретных устройств: |
ИА |
шифраторы |
ИВ |
дешифраторы |
ИД |
счетчики |
ИЕ |
комбинированные |
ИК |
полусумматоры |
ИЛ |
сумматоры |
ИМ |
прочие |
ИП |
регистры |
ИР |
Логические элементы |
|
И-НЕ |
ЛА |
И-НЕ/ИЛИ-НЕ |
ЛБ |
расширители |
ЛД |
ИЛИ-НЕ |
ЛЕ |
И |
ЛИ |
И-ИЛИ-НЕ/И-ИЛИ |
ЛК |
ИЛИ |
ЛЛ |
ИЛИ-НЕ/ИЛИ |
ЛМ |
НЕ |
ЛН |
прочие |
ЛП |
И-ИЛИ-НЕ |
ЛР |
И-ИЛИ |
ЛС |
Схемы запоминающих устройств (ЗУ) |
|
ассоциативные ЗУ |
РА |
матрицы постоянных ЗУ |
РВ |
матрицы оперативных ЗУ |
РМ |
постоянные ЗУ (масочные) |
РЕ |
прочие |
РП |
постоянные ЗУ с возможностью многократного электрического перепрограммирования |
РТ |
оперативные ЗУ |
РУ |
постоянные ЗУ с ультрафиолетовым стиранием и электрической записью информации |
РФ |
Триггеры |
|
универсальные (типа JK) |
ТВ |
динамические |
ТД |
комбинированные |
ТК |
Шмитта |
ТЛ |
с задержкой (типа D) |
ТМ |
прочие |
ТП |
с раздельным запуском (типа RS) |
ТР |
счетные (типа Т) |
ТТ |
Сведения о подгруппе и виде микросхемы содержатся в ее условном обозначении.
В соответствии с ГОСТ 17021—75 обозначение цифровых ИС должно состоять из четырех элементов. Первый из них — цифра (1, 5, 7), обозначающая группу ИС. Она определяется конструктивно-технологическим исполнением ИС. Второй элемент — две или три цифры (от 00 до 99 либо от 000 до 999), указывающие порядковый номер разработки серии ИС. Третий элемент — две буквы, обозначающие подгруппу и вид микросхемы, определяющие основные функциональные назначения ИС (таблица). Четвертый элемент — число, обозначающее порядковый номер разработки ИС по функциональному признаку в данной серии.
Два первых элемента обозначают серию ИС. Под серией понимают совокупность типов ИС, которые могут выполнять различные функции, имеют единое конструктивно-технологическое исполнение и предназначены для совместного приме нения.
Пример условного обозначения интегральной полупроводниковой логической микросхемы К155ЛА3, представляющей логичесий элемент И-НЕ с порядковым номером разработки серии — 55, порядковым номером разработки данной схемы в серии по функциональному признаку — 3 приведен ниже (рисунок 1.3.1.1.)
Рисунок 1.3.1.1.
При необходимости разработчик ИС имеет право после порядкового номера разработки ИС по функциональному признаку в данной серии дополнительно поместить букву (от А до Я), обозначающую отличие электрических параметров ИС одного типа (например, 531ЛА1П). Конечная буква при маркировке может быть заменена точкой. Цвет ее указывается в технических условиях (ТУ) на ИС конкретных типов. Для микросхем, используемых в устройствах широкого применения, в начале обозначения добавляется буква К. (например, К1533ЛАЗ). Как правило, ИС с буквой К отличаются от микросхем, не имеющих ее, условиями приемки на заводе-изготовителе, т. е. отличаются не только диапазоном температур, при которых они могут быть использованы, но и численными значениями некоторых параметров.
В последнее время для некоторых ИС после буквы К ставится дополнительная буква, указывающая особенность конструктивного исполнения (например, КР, КМ, КФ).
Для бескорпусных ИС перед цифровым обозначением серии добавляют букву Б, а после обозначения порядкового номера разработки ИС по функциональному признаку в данной серии (или после дополнительного буквенного обозначения) через дефис указывают цифру, характеризующую модификацию конструктивного исполнения (например, Б133ЛА3-1). В таблице приведены обозначения конструктивного исполнения для различных модификаций бескорпусных ИС.
Модификация конструктивного исполнения бескорпусных интегральных мікросхем (таблица 1.3.1.2)
Таблица 1.3.1.2.
Характеристика конструктивного исполнения микросхем (модификация) |
Обозначение конструктивного исполнения |
С гибкими выводами С ленточными (паучковыми) выводами С жесткими выводами На обшей пластине (нераздельные) Раздельные без потери ориентировки С контактными площадками без выводов (кристалл) |
1 2 3 4 5 6 |