1. Основнвні типи архітектур мікропроцесорних систем. Класифікація мікропроцесорів. Організація мікропроцесорної системи. Двох- і трьохшинна архітек­тура. Сполучення портів вводу-виводу і пам'яті з процесором.

   Основные типы архитектур микропроцессорных систем.

1 ТИП: Архитектура фон – Неймана

У

– устройство;

ЗУ – запоминающее устройство;

АЛУ – арифмет. логич.устройство;

УУ – управляющее устройство.

Эта архитектура характериз.тем, что для хранения прогр.(команд) данных исп.одна область памяти.

2 ТИП: Гарвардская архитектура

Эта архитектура характериз.тем, что для хранения прогр.(команд) данных исп.разные области памяти.

Классификация современных мп.

Делятся на три класса:

1. Секционирование с микропрогр.управлением.

2)Однокрист. процессоры с прогр.управл.

3. RISC (reduced instruction set comp.)

Закон 80/20: - 80% - времени выполняется; 20% - команды.

Основные признаки RISC архитектуры, так как команды простые, то:

- исполнение за 1 такт;

- управление аппаратное;

- упрощенный набор инструкций методом адресации;

- все команды одной длины, позволяет сделать короткий и быстрый конвейер;

- большое кол-во внутр.регистров 64-128.

Организация мп систем

ALU – выполняет арифмет.операции.

Память служит для хранения прогр.и данных.

Каждая ячейка имеет адрес(байты). В каждой ячейке хранится одно фи

ксиров.слово машинной длины 8, 16, 32, 64…-это кол-во информации, которой можно обменяться за одно обращение.

2 – х шинная и 3 – х шинная системы.

Шина – часть магистрали, есть 3 типа:

- AB – шина адреса;

- DB – шина данных;

- CB – шина управления.

3-х шинная структура

Helster A,C,D – формирует адрес, посылает данные

Slave D – принимает данные (память и порт вв/выв).

Адрес и данные подаются по одной дорожке, т.е.совмещается адресная шина и шина данных.

«+» - экономия кол-ва ножек на плате и разъемов

«-» - усложнения схемы обмена вв/выв

2-х шинная структура

Преобразование 2-х шинной структуры в 3-х шинную.

2. Вхідні і вихідні каскади мікропроцесорних елементів. Еквівалентні схеми ви­хідних каскадів. Діапазони логічних рівнів. Підвищення завадостійкості мік­ропроцесорних систем. Виходи з трьома станами та відкритим колектором. Сполучення цифрових та аналогових пристроїв з мікропроцесорними систе­мами.

Устройство выходных каскадов цифрових схем:

С ерия TTL

Это схемотехн.реализация логической схемы «И».

Хотя бы один «0» дает на выходе «0».

1. Входной ток «0», I_вх⁰=-1,6мА – прямой ток диода

2. Обратный ток «1», ток закрытого диода

I_вх¹=40мкА

|I_вх⁰| > |I_вх¹|

Серия CMOS

Эквивалентные схемы выходных каскадов

Un-Uвых=Iвых(1)Rвых

Uвых(1)= Un- Iвых(1)Rвых

С увеличением Iвых(1) , Uвых(1) уменьшается

Uвых(0)= Un- Iвых(0)Rвых(0)

С увеличением Iвых(0) , Uвых(0) увеличивается

Uвых(0) и Uвых(1) зависят от Iвых. Для кодирования 0 и 1 используются не урони напряжения, а діапазон уровней напряжений. Например, для мікросхем, віполненіх по технологи ТТЛ(ш)

Источники помех в цифровых схемах – паразитные емкости внутри цепи. Любое переключение ключей из-за паразит.емкостей дает бросок тока в пров. Напряжения или земли.

Также дорожки имеют паразитную индуктивность.

Защита от помех:

- возле каждой схемы ставится конденсатор-бесперебойник;

- для защиты по цепи питания – фильтрующие конденсаторы;

- запас по помехоустойчивости;

- разные вх. и вых. напр. «0» и «1»;

- мин.необходимое быстродействие;

- конструктивные меры.

В некоторых микросхемах есть возможность разомкнуть оба ключа (0-я и 1-цы).

Z(3-е) состояние – когда ключ «1» и «0» разомкнуты, имеет высокое сопротивление.

Используется для подключения нескольких микросхем, для прием данных на шыну с конретной микросхемы, когда остальные в z-сост.

- открытый коллектор

- вых.каскад с открытым коллектором

Все «1» на линии дают «1» на выходе,

Если «0», на выходе «0». Схема «монтажного И»

Поставив инверторы, получают «монтажное ИЛИ»

+ обьединение вых.без стробирющих сигналов CS

- низкое быстродействие при переходе из «1» в «0»