Устройство и работа тестера “Морион – е1”

Тестер цифровых линий “Морион − Е1” обеспечивает формирование тестового сигнала на передаче со скоростью 2048 кбит/с со структурами ИКМ-З0, ИКМ-30С и без структуры задаваемых с тастатуры тестера, а также прием сигнала 2048 кбит/с, его анализ, индикацию результатов и связь с внешней ПЭВМ для получения листингов отчетов о результатах измерений и для загрузки дополнительных опций в тестер. При установке в тестер программного обеспечения с опцией внутриканальной сигнализации тестер обеспечивает анализ бит сигнализации в цифровом сигнале со структурой ИКМ-З0.

Измерительное нагрузочное сопротивление, Ом
Амплитуда выходного импульса положительной и отрицательной полярности квазитроичного сигнала на нагрузке 120 кОм, В
Номинальная длительность выходного импульса на уровне 0,5 амплитуды, нс
Длительность фронта и среза импульса (от уровня 0,1 до 0,9 амплитуды импульса), нс, не более	80
Отношение амплитуд положительной и отрицательной полярности в середине импульса
Входное сопротивление низкоомного входа, Ом
Входное сопротивление высокоомного входа, кОм, не менее	2
Максимально допустимое затухание соединительного шнура на частоте 1024 кГц, дБ, не более	6
Величина полного размаха джиттера выходного сигнала 2048 кбит/с, измеренная в долях тактового интервала Т в полосе частот от 20 Гц до 185 кГц, не более	0,05
Максимально допустимая величина джиттера входного сигнала 2048 кбит/с, измеренная в долях тактового интервала	Соответствует стандарту

Таблица 4.2

Параметры стыка е1

Конструктивно тестер собран в едином корпусе, в котором на платах размещены следующие устройства: жидкокристаллический индикатор (ЖКИ) с контроллером; тастатура на 21 кнопку (плата

СК-7); устройство контроля управления и сигнализации (плата КУ-71); анализатор и генератор тестового сигнала (плата АГ-71); устройство питания и заряда аккумуляторных батарей (плата ЗУ-71). На корпусе имеются разъемы, назначение и характеристики которых даны в таблице 4.4).

Структуры тестовых сигналов в виде ПСП представлены в таблице 4.3.

Таблица 4.3

Структуры тестовых сигналов

ПСП	Период (в тактах)	Структура последовательности (разряды, складываемые по модулю 2)	Максимальное число нулей подряд для неинвентированных ПСП
23−1	7	2, 3	2
29−1	511	5, 9	8
215−1	32767	14, 15	14

Устройство анализатора и генератора тестового сигнала конструктивно размещается на плате АГ-71 и предназначено:

• для формирования тестового сигнала на скорости 2048 кбит/с;

• приема сигнала на скорости 2048 кбит/с;

• осуществления цикловой и сверхцикловой синхронизаций;

• анализа принимаемого сигнала и обнаружения аварий и нарушений;

• выделения битовых, кодовых ошибок и ошибок цикловой синхрониза­ции;

• ввода на передаче в выбранные КИ и циклы и выделения на приеме бай­та детерминированной информации;

• ввода на передаче в выбранные КИ цифрового синуса частотой 1000 Гц с уровнями 0, −10, −20, −30 дБм0;

• обеспечения стабильного напряжения питания тестера.

Структурная схема платы показана на рисунке 4.2 и содержит следующие функциональные узлы:

• задающий генератор (ЗГ);

• интерфейс 2048 кбит/с;

• формирователь тестового сигнала;

• приемник сигнала;

• анализатор структуры сигнала и выделитель ошибок;

• ИКМ-кодек;

• буфер команд и результатов;

• устройство питания.

Рис. 4.2. Структурная схема платы анализатора и генератора

тестового сигнала

Задающий генератор формирует частоту 8192 кГц, которая поступает на один из тактовых входов формирователя тестового сигнала. Другим тактовым входом этого формирователя является вход сlk_r, подключенный к ВТЧ интер­фейса 2048 кбит/с. Таким образом, тестовый сигнал может быть сформирован как с помо­щью ЗГ, так и от тактовой частоты, выделяемой на приеме.

Таблица 4.4

Назначение и обозначение разъемов

Обозначение	Назначение разъема	Подключаемое устройство или шнур
120 Ом	Низкоомный вход для квазитроичного сигнала 2048 кбит/с	Шнуры ИЛПГ.685622.002 ИЛПГ.685622.002-01
2 кОм	Высокоомный вход для квазитроичного сигнала 2048 кбит/с	Шнуры ИЛПГ.685622.002 ИЛПГ.685622.002-01
120 Ом	Выход тестового квазитроичного сигнала 2048 кбит/с	Шнуры ИЛПГ.685622.002 ИЛПГ.685622.002-01
ПИТ	Вход подключения внешнего блока питания	Блок питания ИЛПГ.436114.001
	Подключение наушников при аудиоконтроле выбранного КИ	Наушники гарнитуры turbo 301 PC Digital Audio или шнур ИЛПГ.685622.003
	Подключение микрофона при вводе речевого сигнала в выбранный КИ	Наушники гарнитуры turbo 301 PC Digital Audio или шнур ИЛПГ.685622.003
RS-232	Подключение шнура связи с ПЭВМ по последовательному порту	Шнур ИЛПГ.685622.001

В качестве тестового сигнала в зависимости от сигналов управления, по­ступающих по шине адреса и данных, формирователем может быть сформиро­ван один из сигналов.

Для формирования выходного сигнала тестера, согласно рекомендации [4], формирователь тестового сигнала выдает на входы ТРРО и TNPO интер­фейса 2048 кбит/с двоичное представление квазитроичного сигнала, а для по­давления фазовых дрожаний на передаче и приеме к интерфейсу подключен кварцевый резонатор V.

Интерфейс 2048 кбит/с имеет два различных входа: низкоомный (120 Ом), используемый для непосредственного подключения к тестеру проверяемого сигнала 2048 кбит/с, и высокоомный − для подключения входа тестера параллельно входу канала 2048 кбит/с. На выходе интерфейса фор­мируются сигналы RPPO и RNPO двоичного представления входного квазитроичного сигнала и тактовая частота приема clk_r, выделенная на выделителе тактовой частоты (ВТЧ). Эти сигналы поступают на входы приемника сигнала. Интерфейс 2048 кбит/с обнаруживает пропадание входного сигнала и формирует сигнал аварии.

Приемник сигнала осуществляет цикловую и сверхцикловую синхрониза­ции, выделяет кодовые ошибки и ошибки цикловой синхронизации, обнаружива­ет биты удаленных аварий, готовит данные для работы анализатора структуры сигнала и выделителя битовых ошибок.

Анализатор структуры сигнала выполняет функции анализа входного сиг­нала на правильность структуры, наличие проскальзываний, наличие сигнала аварийной сигнализации.

По сигналам управления, поступающим с платы КУ-71, на вход ИКМ-декодера подключаются информационные сигналы канальных интервалов, выбран­ных оператором для цифроаналогового преобразования.

Необходимые служеб­ные сигналы для такого преобразования (тактовая частота, метки канальных ин­тервалов) формирует приемник сигналов. На выходе ИКМ-декодера формируется аналоговый сигнал с уровнем 0 дБм, который может быть измерен внешними измерительными приборами или прослушан через наушники.

Аналогичные преобразования могут быть выполнены ИКМ-кодером для передачи речевого сигнала в выбранном канальном интервале.

Режимы работы анализатора и генератора тестового сигнала задаются платой контроля, управления и сигнализации, которая транслирует свои сигналы управления через буфер команд и результатов.

Выходы внутренних регистров этого буфера подключены ко входам управления функциональных узлов платы АГ-71. В сторону платы КУ-71 через буфер транслируются сигналы ошибок и аварий.

На плате АГ-71 размещено также устройство питания, которое выполняет функции преобразования входного напряжения аккумуляторных батарей (6–12 В) в напряжения питания плат тестера +5 и −5 В.

Устройство контроля управления и сигнализации размещено на плате КУ-71 и предназначено:

• для управления ЖКИ;

• обслуживания клавиатуры;

• переключения режимов работы тестера;

• сбора информации о результатах измерений;

• вычисления коэффициентов ошибок (битовых, кодовых, цикловой синхронизации, ошибок CRC) и выполнения других вычислительных операций;

• подготовки данных для создания листингов отчетов;

• обеспечения связи с внешней ПЭВМ.

Структурная схема устройства контроля управления и сигнализации содержит следующие функциональные узлы: микропроцессор, энергонезависимое ОЗУ, параллельный порт, счетчик ошибок, последовательный порт связи с внешней ПЭВМ RS-232, триггер включения питания.

По программе, зашитой в памяти микропроцессора, происходит обмен по шине адрес/данные (A/D). Микропроцессор выставляет на шину данных управляющие воздействия, запоминаемые внутренними регистрами буфера команд и результатов, поступающих с устройств платы АГ-71, и генерирует в сторону этой платы сигналы ALE, WR и RD, определяющие обмен сигналами по шине данных. Результаты измерений, информация об авариях и ошибках хранятся в энергонезависимом ОЗУ и могут быть считаны через последовательный порт RS-232 в сторону внешней ПЭВМ.

Для сбережения временных ресурсов микропроцессора счет ошибок (би­товых, кодовых, цикловой синхронизации и ошибок CRC) осуществляет счетчик ошибок, а микропроцессор сканирует изменение состояния этого счетчика по шине A/D.

Управление ЖКИ происходит через параллельный порт по программе, за­несенной в память микропроцессора. Обслуживание тастатуры обеспечивается по шине обслуживания, линии которой разделены на две группы: RET – возврат и SCAN – сканирование.

Клавиша START тастатуры через соответствующие линии подключена к триггеру включения питания, управляющему подключением питания к функциональным узлам тестера.

Устройство питания и заряда аккумуляторных батарей (плата ЗУ-71) предназначено:

• для быстрой зарядки аккумуляторов при питании тестера от внешнего источника;

• своевременного отключения режима заряда после полной зарядки аккумуляторов;

• обеспечения питания тестера от блока питания при отсутствии аккумуля­торов.

На плате также размещены пьезоизлучатель, формирователь и анализатор цифрового сигнала, имеющего структуру ИКМ-ЗОС.

Структурная схема платы ЗУ-71 содержит следующие функциональные узлы: контроллер зарядного устройства, силовой элемент, пъезоэлемент, датчик тока, генератор, формирователь и анализатор сигнала со структурой ИКМ-ЗОС.

Контроллер зарядного устройства отслеживает динамику роста напряжения на аккумуляторных батареях, поддерживая заданный постоянный ток заряда. По мере заряда скорость нарастания напряжения падает. Признаком конца заряда является прекращение роста напряжения. При этом контроллер отключает ток быстрого заряда (250 мА) и переводит батарею в режим медленного заряда (ток 30 мА). Напряжение на выходе ЗУ-71 равно напряжению на батарее, но не выше 12,5 В.

Генератор, управляемый с платы КУ-71, обеспечивает колебания, необходимые для работы пьезоэлемента.

Формирователь и анализатор цифрового сигнала со структурой ИКМ-30С обрабатывает биты цифрового сигнала с процедурой CRC-4, поступающие с платы АГ-71. Управление формирователем осуществляется с платы КУ-71.

Для решения второй и третьей задачи проведения всего комплекса измерений на цифровой сети PDH, предусмотренных рекомендациями [10, 13, 17] и др. используются анализаторы цифровых систем передачи PDH. Это, как правило, достаточно сложные измерительные устройства (анализаторы), которые могут использоваться индивидуально или интегрироваться в локальные и глобальные сети, давая тем самым возможность создания систем мониторинга цифровой сети PDH. Примеры и характеристики приборов этого класса пред­ставлены в таблице 4.5.

В настоящее время наблюдается общая тенденция к снижению проведения измерений систем PDH.

Таблица 4.5