
- •1.Микропроцессорные устройства. Этапы развития, технологии производства.
- •Классификация микропроцессорных устройств. Назначение.
- •Микропроцессорная система, основные определения
- •Микропроцессор, программа.
- •Связь блоков в микропроцессорной системе, шины.
- •Структура мпс. Управляющие сигналы.
- •Программный обмен, обмен по прерываниям.
- •Прямой доступ к памяти.
- •9. Функции процессора.
- •1 0. Структура процессора.
- •11. Память процессора.
- •12. Устройства ввода-вывода.
- •13. Микроконтроллер, назначение и состав.
- •14. Система команд, виды архитектур.
- •15. Особенности архитектуры микроконтроллеров.
- •16. Минимизация энергопотребления.
- •17. Обеспечение надежности.
- •18. Дополнительные модули в микроконтроллерах.
- •19. Микроконтроллеры avr. Общие характеристики, устройство.
- •20. Типы и организация памяти микроконтроллеров avr.
- •21. Периферийные устройства, их назначение. Взаимодействие с цпу
- •22. Питание. Назначение выводов.
- •23. Ядро, регистр статуса, конвейер микроконтроллеров avr.
- •24. Классификация команд микроконтроллеров.
- •27.Представление чисел в микропроцессоре. Математические инструкции. Операции с многобайтными числами.
- •28. Команды умножения, операции с многобайтными числами.
- •29. Логические и битовые команды. Сдвиги. Операции сдвига с многобайтными числами.
- •36. Защита памяти программ и eeprom. Конфигурационные биты.
- •Конфигурационные биты
- •30. Деление, перевод в десятичную систему. Использование сдвигов вместо арифметических команд. Битовые маски.
- •Организация циклов, ветвлений. Р азветвление программы на две ветки с последующим соединением
- •Разветвление программы на три ветки с последующим соединением
- •33. Команды передачи данных. Адресация памяти данных.
- •33.Адресация памяти данных:
- •34. Директивы ассемблера avr
- •35. Макросы, выражения, функции ассемблера avr
- •37. Параллельное программирование
- •38. Последовательное програмирование, jtag
- •39. Устройство сброса микроконтроллера
- •40. Режимы энергосбережения
- •Минимизация потребляемой мощности
- •41. Порты ввода-вывода
- •42.Режимы работы портов ввода-вывода, альтернативные функции. Система прерываний.
- •43. Внешние прерывания
- •49. Режимы работы таймера. Шим с фазовой коррекцией.
- •50.Асинхронный режим работы таймера.
- •51.Синхронный режим. Устройство предделителей таймеров.
- •59. Аналоговый компаратор
- •56. Ацп. Устройство и принцип работы.
- •57. Выполнение преобразования ацп.
- •Режимы работы ацп. Регистры настройки ацп.
- •25.Типы адресации памяти, сегментации памяти
- •26.Ассемблер,структура команд, операнды. Виды регистровой адрессации
- •46. Режимы работы таймера. Нормальный режим.
- •47. Режимы работы таймера. Режим стс.
- •48. Режимы работы таймера. Быстрый шим.
- •53. Функциональные блоки 16-разрядного таймера-счетчика.
- •55. Режимы шим 16-разрядного таймера-счетчика.
9. Функции процессора.
Процессор (CPU) (П)- отдельная микросхема или же ее часть (микроконтроллер).
о
сновные
функции любого процессора следующие:
выборка (чтение) выполняемых команд;
ввод (чтение) данных из памяти или устройства ввода/вывода;
вывод (запись) данных в память или в устройства ввода/вывода;
обработка данных (операндов), в том числе арифметические операции над ними;
адресация памяти(задание адреса памяти, с кот. будет производиться обмен);
обработка прерываний и режима прямого доступа.
Микросхема процессора обязательно имеет выводы 3 шин: шины адреса(ША), шины данных(ШД) и шины управления(ШУ). Кроме выводов для сигналов 3 основных шин процессор всегда имеет вывод (или 2 вывода) для подключения внешнего тактового сигнала или кварцевого резонатора (CLK), т.к. П всегда представляет собой тактируемое устройство. Важнейшая характеристика процессора —кол-во разрядов его ШД (разрядность ШД определяет скорость работы системы), ША (разрядность ША определяет допустимую сложность системы) и кол-во управляющих сигналов в ШУ (кол-во линий управления определяет разнообразие режимов обмена и эффективность обмена процессора с др. устр-вами системы).
Чем больше тактовая частота(ТЧ) П, тем он быстрее работает(выполняет команды). Современные П выполняют большинство команд за 1 такт. ТЧ П не связана со скоростью обмена по магистрали(ограничена задержками распространения сигналов и искажениями сигналов на магистрали). ТЧ определяет только его внутреннее быстродействие. Иногда ТЧ П имеет нижний и верхний пределы. Превышение верхнего предела - возможно перегревание П и сбои.
Сигнал начального сброса (НС) RESET - подача этого сигнала(при аварийной ситуации либо зависании) приводит к инициализации П, заставляет его приступить к выполнению программы начального запуска. Аварийная ситуация может быть вызвана помехами и в результате П может потерять контроль над выполняемой программой и остановиться в каком-то адресе. Также вход НС может использоваться для оповещения П о том, что напряжение питания стало ниже установленного предела. В таком случае П переходит к выполнению программы сохранения важных данных. Этот вход представляет особую разновидность прерывания. После включения питания П переходит в 1 адрес программы начального пуска и выполняет. Данная программа предварительно записана в постоянную (энергонезависимую) память. После завершения программы начального пуска П выполняет основную программу( постоянная или оперативная память),для чего выбирает по очереди все команды. От этой программы П могут отвлекать внешние прерывания или запросы на DMA.
1 0. Структура процессора.
1.Схема управления выборкой команд - чтение команд из памяти и их дешифрация. Конвейер(К) (очередь) команд позволяет выбирать несколько следующих команд, пока выполняется предыдущая. 2 процесса идут параллельно (ускоряет работу процессора(П)). К - небольшая внутренняя память П, в кот. при малейшей возможности (освобождении внешней шины) записывается несколько команд, следующих за исполняемой. Читаются эти команды в том же порядке, что и записываются в К (память типа FIFO, First In - First Out, первый вошел - первый вышел). Если выполняемая команда предполагает переход не на следующую ячейку памяти, а на удаленную (с меньшим или большим адресом), К приходится сбрасывать.Эти команды встречаются редко.
2. Арифметико-логическое устройство - для обработки информации в соответствии с полученной П командой, т.е. побитные операции над операндами, а также арифметические операции (типа сложения, вычитания, умножения, деления и т.д.). Над какими кодами производится операция, куда помещается ее результат — определяется выполняемой командой. Быстродействие АЛУ определяет производительность П. Важна не только частота тактового сигнала, но и кол-во тактов для выполнения той команды. Путь решения задачи в уменьшении количества выполняемых АЛУ команд, создание П с уменьшенным набором команд (RISC-процессоры). Другой путь повышения производительности П — использование нескольких параллельно работающих АЛУ.
3.Регистры П - ячейки очень быстрой памяти служат для временного хранения кодов: данных, адресов, служебных кодов. Операции с этими кодами выполняются предельно быстро. Чем больше внутренних регистров, тем лучше. На быстродействие П влияет разрядность регистров. Разрядность регистров и АЛУ наз-ся внутренней разрядностью П, может не совпадать с внешней разрядностью. К назначению внутренних регистров есть 2 основных подхода: Первый подход - каждому регистру отводить строго определенную функцию. Упрощает организацию П и уменьшает время выполнения команды, снижает гибкость(замедляет работу программы). Второй подход - все (почти все) регистры сделать равноправными. Достигается высокая гибкость, необходимо усложнение структуры П.
4.Регистр признаков. Регистр состояния - внутренний регистр П(информация — слово состояния процессора). Каждый бит этого слова (флаг) содержит инф-ию о рез-те предыдущей команды. Биты (флаги) используются командами условных переходов, напр., командой перехода в случае нулевого рез-та. В этом же регистре иногда содержатся флаги управления, определяющие режим выполнения некоторых команд.
5.Схема управления прерываниями – обрабатывает поступающий на П запрос прерывания, определяет адрес начала программы обработки прерывания (адрес вектора прерывания), обеспечивает переход к этой программе после выполнения текущей команды и сохранения в памяти (в стеке) текущего состояния регистров П. По окончании программы обработки прерывания П возвращается к прерванной программе с восстановленными из памяти (из стека) значениями внутренних регистров. Схема управления прямым доступом к памяти служит для временного отключения процессора от внешних шин и приостановки работы процессора на время предоставления прямого доступа запросившему его устройству.
6.Логика управления организует взаимодействие всех узлов П, перенаправляет данные, синхронизирует работу П с внешними сигналами, а также реализует процедуры вв/выв инф-ции. На входы АЛУ могут подаваться обрабатываемые данные из памяти или из внутренних регистров. Во внутренних регистрах хранятся коды адресов обрабатываемых данных, расположенных в памяти. Результат обработки в АЛУ изменяет состояние регистра признаков и записывается во внутренний регистр или в память (как источник, так и приемник данных указывается в составе кода команды).
Внутренние регистры МП выполняют 2 служебные функции: 1.определяют адрес в памяти, где находится выполняемая в данный момент команда (функция счетчика команд или указателя команд ); 2.определяют текущий адрес стека (функция указателя стека ).