
- •1. Структура и принцип действия микропроцессора классической архитектуры
- •2. Выполнение процессором командного цикла.
- •3. Командный и машинный циклы.
- •4. Внутренние регистры микроконтроллера msp430. Регистры общего назначения и регистры специальных функций
- •5. Микросхемы памяти, их основные характеристики и классификация
- •6. Функциональная схема устройства оперативной памяти
- •7. Постоянные запоминающие устройства, их типы и области применения
- •8. Применение пзу в качестве программируемого логического устройства.
- •9. Применение пзу в качестве функционального преобразователя (фп).
- •10. Структура команд. Способы адресации.
- •11. Применение косвенной адресации
- •12. Команды процессора и эмулируемые команды
- •13. Организация подпрограмм и использование стековой области памяти.
- •14. Программная реализация интервалов времени
- •15. Аппаратный умножитель и его применение
- •16. Виды операции умножения
- •17. Применение умножения с накоплением при расчете сигналов управления
- •18. Аппаратные и программные средства интрфейса.
- •19. Принципы обмена информацией.
- •20. Параллельный и последовательный интерфейс.
- •21. Принцип действия программируемого таймера.
- •23.Организация прямого доступа к памяти.
- •24. Аппаратная реализация интервалов времени
- •25. Цифро-аналоговое преобразование.
- •26. Аналого-цифровое преобразование.
- •27. Микроконтроллер как динамическое звено.
- •28. Влияние времени выполнения программы мк запас устойчивости замкнутой системы.
- •29. Выбор числа разрядов слова данных по требуемой точности системы управления.
- •30. Рекурсивные и нерекурсивные цифровые фильтры, их передаточные функции и структурные схемы.
- •31. Цифровое дифференцирование и интегрирование.
- •34. Параллельная обработка информации. Классификация вычислительных систем с параллельной обработкой информации.
- •35. Процессоры с сокращенным набором команд (risc) и с полным набором команд (cisc).
- •36. Гарвардская и разнесенная архитектуры микропроцессоров
- •37. Процессоры с длинным командным словом
- •38. Синтез процессорной матрицы.
- •39. Применение процессорной матрицы для цифровой фильтрации сигнала.
- •40. Общая характеристика системы команд мсs8 х с51.
- •41. Функциональная схема микроконтроллера мсs8 х с51 и назначение входящих в него устройств.
- •42. Функциональная схема микроконтроллера мсs8 х с196 и назначение входящих в него устройств.
- •43. Регистры мсs 196 и способы адресации. Система команд мсs 196.
- •44. Архитектура микроконтроллеров adsp-bf и общая характеристика системы команд.
- •45. Структура ядра adsp-bf и его регистры.
- •46. Архитектура микроконтроллеров tms 320
- •47. Алгоритм расчета сигнала управления в замкнутой сис-ме
- •48. Преобразование унитарного кода импульсн.Датчика в двоичный код положения
- •49. Преобразование унитарного кода импульсного датчика в двоичный код скорости.
- •51. Использование нечеткой логики для синтеза управления. Лингвист. Переменные.
- •5 2. Алгоритм нечеткого управления
- •53. Структура и принцип действия искусственного нейрона. Соединение в сеть.
- •54. Методы обучения искусственной нейронной сети.
- •55. Применение искусственной нейронной сети в качестве устройства управления.
- •56. Применения генетических алгоритмов для оптимизации управления эп
- •57. Функциональная схема msp 430, способы адресации, система команд, назначение входящих в него устройств
- •58. Архитектура risc-ядра arm7 16/32 разрядных микроконтроллеров
- •59. Последовательный интерфейс spi микроконтроллеров.
- •62. Применение шим для цап.
- •63. Способы повышения эффективности использования конвейеров
- •64. Принцип действия сигма-дельта ацп
- •65. Микроконтроллер, его ф-ная схема и применение в системах управления эп
- •66. Режим энергопотребления мк
- •67. Режимы работы таймеров.
- •68. Как таймер формирует шим
- •69. Режим захвата и сравнения.
19. Принципы обмена информацией.
Интерфейсом называется совокупность аппаратных и программных средств для обмена информацией между техническими устройствами.
- интерфейс между у-вами внутри микросхемы;
- интерфейс для связи отдельных микросхем;
- соединение м/у отдельными платами;
- соед-е м/у вычислительными у-вами(стандартизирован).
Виды несовместимости:
- информационная – разл. виды кодирования, тактовые частоты, лог. уровни единицы. Преодолевается с пом. перекодирования.
- электрическая несовместимость – разл. уровни питания, уровни лог. единицы. Преодолевается с пом. операционных усилителей и потенциометров.
- конструктивная – преодолевается с пом. переходных разъемов и кабелей.
Магистральная организация обмена информацией.
эл-ты соединены каждый с каждым.
Преим-во – малое время доступа.
Недост. – большой обьем проводников.
Прим-е – искусственные нейронные сети.
В совр. Вычислительной технике самый распростроненный способ.
Преим-ва – малый оббьем проводников.
Недост. – сложная организация обмена, ограниченная пропускная способность(в каждый момент времени передатчиком инф-ции может быть только одно у-во). Шины магистрали могут находится в 1 из 3 состояний: 0, 1 или отключено(высокоимпедансное).
Ф-ции выполняемые буферным у-вом:
1. – обеспечение 3-х состояний проводников;
2. – организация необходимого направления передачи данных;
3. – усиление сигнала по мощности;

4. – временное хранение передаваемых данных(с пом. регистра).
Обмен инф. по шине может осущ-ся по 3-м принципам:
- синхронный;
- асинхронный;
- дуплексный;
Синхронный обмен выполняется в течение периода времени м/у синхроимпульсами.
С
инхроимпульс
– сигнал к началу передачи данных.
Передача должна закончиться до след. синхроимпульса. Ts – такой чтобы самое медленное у-во успело выполнить обмен. Быстродействующие у-ва недоиспользованы по быстродействию.
А
синхронный
обмен – может начинаться в произвольный
момент времени и продолжаться произвольное
время.
используется обрамление, передача данных призводится произвольно.
Дуплексный. Дуплексная передача информации может происходить в 2-х направлениях – чтение или запись – определяется внешними у-вами.
20. Параллельный и последовательный интерфейс.
Двоичная инф. хр-ся или в ячейках памяти или в регистрах. Регистр может быть выполнен как отдельное у-во, где хр-ся слово данных, слово данных хр-ся в параллельном виде.
Для преобразования данных из паралл. формы в посл. прим-ся мультиплексор. Для преобразования из посл. в паралл. – демультиплесор.
Параллельный программируемый интерфейс (ППИ, PPI).
Порт – это регистр для временного хранения данных при вводе и выводе. ППИ служит для ввода и вывода параллельных данных. ППИ может содержать несколько параллельных портов и управляющие регистры. Каждый порт и управляющий регистр имеют адреса в адресном пространстве МП. Каждый бит управляющего слова предназначен для настройки опр. режима ввода-вывода.
У-во последовательного интерфейса(SPI).
UART(управляемый асинхронный приемопередатчик УАПП)
УАПП – предн-н для преобразования данных из параллельной формы в посл-ную для передачи по линиям связи и наоборот.
УАПП должен содержать мультиплексор и демультиплексор.
Области применения паралл. и посл. интерфейса.
Паралл. интерфейс обладает в m раз большим быстродействием с одной стороны. Паралл. интерфейс имеет большее кол-во проводов. Посл. интерфейс обеспечивает помехоуст-ть. Паралл. инт-с допускается прим-ть на расст. до 1 м из-за низкой помехоуст-ти. Паралл. инт-с прим-ся для передачи на короткие расст-я, посл. инт-с прим-ся для передачи инф. по линиям связи.